
JP2003051501 A

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME MITSUBISHI ELECTRIC CORP

Inventor(s):MORIMOTO NOBORU ;GOTO KINYA ;MATSUMOTO MASAHIRO Application No. 2001269827 JP2001269827 JP, Filed 20010906,A1 Published 20030221Published 20030221

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device and a method of manufacturing the same, which enable the formation of an MIM capacitor together with a metal wiring without using additional complicated process.

SOLUTION: In an insulating film I2, a second layer wiring W2 is formed by a dual damascene process. On the upper surface of the insulation film I2, a metal film 9 serving for a first electrode of the MIM capacitor is formed. An insulation film I3 has a multilayer structure which is such that insulation films 14-17 are formed in this order on the upper surface of a second interconnection layer L2. In an insulation film 15, a second electrode of the MIM capacitor is formed. The second electrode comprises a metal film 11 formed on the insulation film 14 and a metal film 10 formed on the metal film 11. A portion of the insulation film 14 between the first and the second electrode of the MIM capacitor serves as a capacitor dielectric film of the MIM capacitor. In the insulation film I3, a third layer wiring W3 is formed.



HO1L 21/3205

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特期2003-51501 (P2003-51501A)

С

(43)公開日 平成15年2月21日(2003.2.21)

(51) Int.Cl.7

識別記号

FΙ H01L 21/88 27/04 テーマコード(参考)

5F038

S 5F033

21/822 27/04

審査請求 未請求 請求項の数31 OL (全 50 頁)

(21)出願番号 特顧2001-269827(P2001-269827)

(22)出願日

平成13年9月6日(2001.9.6)

(31) 優先権主張番号 特願2001-162414(P2001-162414)

(32)優先日

平成13年5月30日(2001.5.30)

(33)優先権主張国

日本(JP)

(71) 出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 森本 昇

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 後藤 欣哉

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233

弁理士 吉田 茂明 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 複雑な工程を追加することなく、金属配線と ともにMIM型キャパシタを形成することが可能な、半 導体装置及びその製造方法を得る。

【解決手段】 絶縁膜 [2内には、デュアルダマシンプ ロセスによって形成された第2層配線W2が形成されて いる。絶縁膜 I 2 の上面内には、M I M型キャパシタの 第1電極として機能する金属膜9が形成されている。絶 縁膜 I 3 は、絶縁膜 1 4~1 7 がこの順に第 2 配線層 L 2の上面上に積層された構造を有している。絶縁膜15 内には、MIM型キャパシタの第2電極が形成されてい る。該第2電極は、絶縁膜14上に形成された金属膜1 1と、金属膜11上に形成された金属膜10とを有して いる。MIM型キャパシタの第1電極と第2電極とによ って挟まれる部分の絶縁膜14が、MIM型キャパシタ のキャパシタ誘電体膜として機能する。絶縁膜Ⅰ3内に は、第3層配線W3が形成されている。



【特許請求の範囲】

【請求項1】 基板と、前記基板上に形成された半導体素子と、前記半導体素子を覆って前記基板上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導体素子に電気的に接続されたMIM (Metal Insulator Metal) 型キャパシタとを備える半導体装置であって、

前記キャパシタは、

前記層間絶縁膜内に規定される凹部の側面及び底面上に 形成され、第1電極として機能する第1の金属膜と、 前記第1の金属膜上に形成された誘電体膜と、

前記凹部内を充填し、前記誘電体膜を挟んで前記第1の 金属膜に対向し、第2電極として機能する第2の金属膜 とを有することを特徴とする半導体装置。

【請求項2】 前記キャパシタは、前記第1の金属膜、 前記誘電体膜、及び前記第2の金属膜を含む構造を複数 有し、

複数の前記第1の金属膜は、前記層間絶縁膜内に形成された第1の配線によって互いに接続されており、

複数の前記第2の金属膜は、前記層間絶縁膜内に形成された第2の配線によって互いに接続されており、

複数の前記第1の金属膜が一体として前記第1電極として機能し、

複数の前記第2の金属膜が一体として前記第2電極として機能することを特徴とする、請求項1に記載の半導体 装置。

【請求項3】 前記キャパシタは、複数の前記第2の金属膜のそれぞれと複数の前記誘電体膜のそれぞれとの界面に形成されたバリア膜を複数さらに有し、

前記第2電極に印加される電圧は、前記第1電極に印加される電圧よりも高いことを特徴とする、請求項2に記載の半導体装置。

【請求項4】 複数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘電率が高い膜であることを特徴とする、請求項3に記載の半導体装置。

【請求項5】 複数の前記誘電体膜はいずれも、前記第 1の金属膜が酸化されることを防止し得る膜であること を特徴とする、請求項4に記載の半導体装置。

【請求項6】 基板と、前記基板上に形成された半導体素子と、前記半導体素子を覆って前記基板上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導体素子に電気的に接続されたMIM (Metal Insulator Metal) 型キャパシタとを備える半導体装置であって、

前記層間絶縁膜は、所定の絶縁層を有し、

前記キャパシタは、

前記絶縁層の主面内に形成され、第1電極として機能する第1の金属膜と、

前記絶縁層の前記主面内において、前記第1の金属膜の 側面に形成された誘電体膜と、 (前記絶縁層の前記主面内において、前記誘電体膜を挟ん で前記第1の金属膜に対向し、第2電極として機能する 第2の金属膜とを有することを特徴とする半導体装置。

【請求項7】 前記誘電体膜及び前記第2の金属膜は、 前記第1の金属膜の互いに対向する側面にそれぞれ形成 されており、

複数の前記第2の金属膜は、前記層間絶縁膜内に形成された配線によって互いに接続されており、

複数の前記第2の金属膜が一体として前記第2電極として機能することを特徴とする、請求項6に記載の半導体 装置。

【請求項8】 複数の前記第2の金属膜のそれぞれと複数の前記誘電体膜のそれぞれとの界面に形成されたバリア膜を複数さらに備え、

前記第2電極に印加される電圧は、前記第1電極に印加される電圧よりも高いことを特徴とする、請求項7に記載の半導体装置。

【請求項9】 複数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘電率が高い膜であることを特徴とする、請求項8に記載の半導体装置。

【請求項10】 前記誘電体膜及び前記第2の金属膜は、前記第1の金属膜の周囲を取り囲んで形成されていることを特徴とする、請求項6に記載の半導体装置。

【請求項11】 前記第2の金属膜と前記誘電体膜との 界面に形成されたバリア膜をさらに備え、

前記第2電極に印加される電圧は、前記第1電極に印加される電圧よりも高いことを特徴とする、請求項1, 6,10のいずれか一つに記載の半導体装置。

【請求項12】 基板と、前記基板上に形成された半導体素子と、前記半導体素子を覆って前記基板上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導体素子に電気的に接続されたMIM (Metal Insula tor Metal) 型キャパシタとを備える半導体装置であって、

前記キャパシタは、

前記層間絶縁膜内に形成された配線によって互いに接続 された複数の第1の金属膜と、

前記複数の第1の金属膜上に延在して形成され、前記複数の第1の金属膜とともに第1電極として機能する第2の金属膜と、

前記第2の金属膜上に形成された誘電体膜と、

前記誘電体膜を挟んで前記第2の金属膜に対向し、第2 電極として機能する第3の金属膜とを有することを特徴 とする半導体装置。

【請求項13】 前記第2の金属膜は第1のバリア膜として機能し、

前記キャパシタは、

前記第1の金属膜と前記配線との界面に形成された第2 のバリア膜と、

前記第3の金属膜と前記誘電体膜との界面に形成された

第3のバリア膜とをさらに有することを特徴とする、請求項12に記載の半導体装置。

【請求項14】 前記誘電体膜は、前記層間絶縁膜より も誘電率が高い膜であることを特徴とする、請求項11 又は13に記載の半導体装置。

【請求項15】 前記誘電体膜は、前記第1の金属膜が酸化されることを防止し得る膜であることを特徴とする、請求項14に記載の半導体装置。

【請求項16】 複数の金属配線を有する多層配線層内にMIM (Metal Insulator Metal) 型キャパシタを形成するために、

- (a) 絶縁層の上面内に、金属配線と第1の金属電極と を形成する工程と、
- (b) 前記絶縁層の前記上面上に誘電体膜を形成する工程と、
- (c) 前記誘電体膜の上面によって底面が規定される凹部を前記第1の金属電極の上方に有する第1の絶縁膜を、前記誘電体膜上に形成する工程と、
- (d) 前記凹部内を金属膜によって埋め込むことにより、第2の金属電極を形成する工程と、
- (e) 前記工程(d) よりも後に実行され、前記第1の 絶縁膜上に第2の絶縁膜を形成する工程と、
- (f) 前記第2の絶縁膜の上面から前記第1の金属電極の上面に繋がるコンタクトホールを形成する工程と、
- (g) 前記工程(f) よりも後に実行され、第2の絶縁 膜内に、前記コンタクトホールに重なる配線溝を形成する工程と、
- (h) 前記配線溝及びコンタクトホール内を金属膜によって充填する工程とを備える、半導体装置の製造方法。

【請求項17】 複数の金属配線を有する多層配線層内にMIM (Metal Insulator Metal) 型キャパシタを形成するために、

- (a) 絶縁層の上面内に、金属配線と第1の金属電極と を形成する工程と、
- (b) 前記第1の金属電極の上面によって底面が規定される凹部を有する第1の絶縁膜を、前記絶縁層の前記上面上に形成する工程と、
- (c) 前記凹部の側面及び前記底面上に誘電体膜を形成する工程と、
- (d) 前記凹部内を充填する金属膜を前記誘電体膜上に 形成することにより、第2の金属電極を形成する工程 と、
- (e) 前記工程(d) よりも後に実行され、前記第1の 絶縁膜上に第2の絶縁膜を形成する工程と、
- (f) 前記第2の絶縁膜の上面から前記第1の金属電極の上面に繋がるコンタクトホールを形成する工程と、
- (g) 前記工程(f) よりも後に実行され、第2の絶縁 膜内に、前記コンタクトホールに重なる配線溝を形成す る工程と、
- (h) 前記配線溝及びコンタクトホール内を金属膜によ

って充填する工程とを備える、半導体装置の製造方法。 【請求項18】 複数の金属配線を有する多層配線層内

にMIM (Metal Insulator Metal) 型キャパシタを形成するために、

- (a) 絶縁層の上面内に第1の金属電極を形成する工程 と、
- (b) 前記第1の金属電極の上面によって底面が規定される凹部を有する絶縁膜を、前記絶縁層の前記上面上に 形成する工程と、
- (c) 前記凹部の側面及び前記底面上に第1の金属膜を 形成する工程と、
- (d) 前記第1の金属膜上に誘電体膜を形成する工程と、
- (e) 前記凹部内を充填する第2の金属膜を前記誘電体膜上に形成することにより、第2の金属電極を形成する 工程とを備える、半導体装置の製造方法。

【請求項19】 前記凹部は、分割された複数の凹部を 含み、

前記第1の金属膜は、前記複数の凹部の各々の側面及び 底面上に形成された複数の第1の金属膜を含み、

前記誘電体膜は、前記複数の第1の金属膜の各々の上に 形成された複数の誘電体膜を含み、

前記第2の金属膜は、前記複数の凹部の各々の内部を充填する複数の第2の金属膜を含む、請求項18に記載の 半導体装置の製造方法。

【請求項20】 複数の金属配線を有する多層配線層内にMIM (Metal Insulator Metal) 型キャパシタを形成するために、

- (a)絶縁層の上面内に第1の金属電極を形成する工程と、
- (b) 前記第1の金属電極が酸化されることを防止し得る材質から成る誘電体膜を、前記第1の金属電極の上面上に形成する工程と、
- (c) 前記誘電体膜上に第2の金属電極を形成する工程と、
- (d) 前記工程(b) と前記工程(c) との間に実行され、前記誘電体膜とは材質が異なる所定の膜を、前記誘電体膜を覆って前記絶縁層の前記上面上に形成する工程とを備え、

前記工程(c)は、

- (c-1) 前記所定の膜上に絶縁膜を形成する工程と、
- (c-2) 前記第1の金属電極の上方に位置する部分の 前記絶縁膜を、前記所定の膜をエッチングストッパに用 いてエッチングすることにより、凹部を形成する工程
- (c-3) 前記工程 (c-2) によって露出した部分の前記所定の膜を除去する工程と、
- (c-4) 前記工程(c-3) よりも後に実行され、前記凹部内を金属膜で充填することにより、前記第2の金属電極を形成する工程とを有する、半導体装置の製造方

法。

【請求項21】 前記工程(a)は、

(a-1)分割された複数の凹部を、前記絶縁層の前記 上面内に形成する工程と、

(a-2) 前記複数の凹部内をそれぞれ充填し得る膜厚で、金属膜を形成する工程と、

(a-3) 前記工程(a-2) で形成された前記金属膜を、前記絶縁層の前記上面が露出するまで、CMP(Chemical Mechanical Polishing) によって除去する工程とを有する、請求項20に記載の半導体装置の製造方法。

【請求項22】 複数の金属配線を有する多層配線層内にMIM (Metal Insulator Metal) 型キャパシタを形成するために、

- (a) 絶縁層の上面内に第1の金属電極を形成する工程と、
- (b) 前記第1の金属電極の材質が膜外へ拡散することを防止するための拡散バリア膜を、前記第1の金属電極上に形成する工程と、
- (c) 前記拡散バリア膜上に誘電体膜を形成する工程と、
- (d) 前記誘電体膜上に第2の金属電極を形成する工程 とを備え、

前記工程(a)は、

(a-1)分割された複数の凹部を、前記絶縁層の前記 上面内に形成する工程と、

(a-2) 前記複数の凹部内をそれぞれ充填し得る膜厚で、金属膜を形成する工程と、

(a-3) 前記工程 (a-2) で形成された前記金属膜を、前記絶縁層の前記上面が露出するまで、CMP (Chemical Mechanical Polishing) によって除去する工程とを有する、半導体装置の製造方法。

【請求項23】 (e)前記工程(c)と前記工程

(d) との間に実行され、前記誘電体膜とは材質が異なる所定の膜を、前記誘電体膜を覆って前記絶縁層の前記上面上に形成する工程をさらに備え、

前記工程(d)は、

(d-1) 前記所定の膜上に絶縁膜を形成する工程と、

(d-2) 前記第1の金属電極の上方に位置する部分の 前記絶縁膜を、前記所定の膜をエッチングストッパに用 いてエッチングすることにより、凹部を形成する工程 レ

(d-3) 前記工程 (d-2) によって露出した部分の前記所定の膜を除去する工程と、

(d-4) 前記工程(d-3) よりも後に実行され、前記凹部内を金属膜で充填することにより、前記第2の金属電極を形成する工程とを有する、請求項22に記載の半導体装置の製造方法。

【請求項24】 複数の配線層を有する多層配線層内に MIM (Metal Insulator Metal) 型キャパシタを形成 するために、

- (a) 第1の配線層が有する第1の絶縁層の上面内に、 第1の金属電極を形成する工程と、
- (b) 誘電体膜を介して前記第1の金属電極の側面に対向する第2の金属電極を、前記第1の絶縁層の前記上面内に形成する工程とを備える、半導体装置の製造方法。

【請求項25】 前記工程(b)は、

- (b-1) 前記第1の絶縁層の前記上面上に、第2の配線層が有する第2の絶縁層を形成する工程と、
- (b-2) 前記第2の絶縁層の上面内に、前記第1の絶縁層の前記上面内にまで延在する延在部を一部に有する配線溝を形成する工程と、
- (b-3) 前記配線溝内を金属膜で充填することにより、前記延在部内を充填する前記金属膜として、前記第2の金属電極を形成する工程とを有し、

前記誘電体膜は、前記第1の金属電極と前記延在部とに よって挟まれる部分の前記第1の絶縁層である、請求項 24に記載の半導体装置の製造方法。

【請求項26】 前記工程(b)は、

- (b-1) 前記第1の絶縁層の前記上面内に溝を形成する工程と、
- (b-2) 前記溝内を前記誘電体膜で充填する工程とを 有する、請求項24に記載の半導体装置の製造方法。

【請求項27】 前記工程(a)は、

- (a-1)前記第1の絶縁層の前記上面内に凹部を形成する工程と、
- (a-2) 前記凹部内を金属膜で充填することにより、 前記第1の金属電極を形成する工程とを有し、

前記工程(b)は、

(b-1) 前記工程 (a-1) と前記工程 (a-2) との間に実行され、前記誘電体膜を前記凹部の側面に形成する工程を有する、請求項24に記載の半導体装置の製造方法。

【請求項28】 前記工程(b)は、

- (b-1) 前記第1の絶縁層の前記上面内に凹部を形成することにより、前記第1の金属電極の前記側面を露出する工程と、
- (b-2) 前記凹部内に前記誘電体膜を形成する工程と、
- (b-3) 前記工程(b-2) よりも後に実行され、前 記凹部内を金属膜で充填することにより、前記第2の金 属電極を形成する工程とを有する、請求項24に記載の 半導体装置の製造方法。

【請求項29】 前記誘電体膜は、前記第1の絶縁層よりも誘電率が高い材質から成る誘電体膜である、請求項26~28のいずれか一つに記載の半導体装置の製造方法。

【請求項30】 前記工程(b)において、前記誘電体 膜及び前記第2の金属電極は、前記第1の金属電極の対 向する側面にそれぞれ形成される、請求項24に記載の 半導体装置の製造方法。

【請求項31】 前記工程(b)において、前記誘電体膜及び前記第2の金属電極は、前記第1の金属電極の周囲を取り囲んで形成される、請求項24に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置及びその製造方法に関するものであり、特に、銅(Cu)を用いたMIM(Metal Insulator Metal)型キャパシタを備える半導体装置及びその製造方法に関する。

[0002]

【従来の技術】図94は、キャパシタを備える従来の半 導体装置の構造を示す断面図である。シリコン基板10 1の上面内には、シリコン酸化膜から成る素子分離絶縁 膜102が形成されている。素子分離絶縁膜102によ って規定される素子形成領域内には、MOSトランジス タが形成されている。MOSトランジスタは、ゲート酸 化膜103、ゲート電極104、及びサイドウォール1 05から成るゲート構造と、ゲート構造の下方のチャネ ル領域を挟んで対を成すソース・ドレイン領域106と を有している。素子分離絶縁膜102上には、いずれも ポリシリコンから成る下部電極116及び上部電極11 8と、ON (Oxide Nitride) 構造の誘電体膜117と を有する、PIP (Polysilicon Insulator Polysilico n) 型キャパシタが形成されている。PIP型キャパシ タは、半導体装置の製造プロセスにおいて広く用いられ ているポリシリコン膜を利用して上部電極及び下部電極 が構成されているため、複雑な工程を追加することなく 形成することができる。

【0003】シリコン基板101上には、MOSトランジスタ及びキャパシタを覆う層間絶縁膜107が形成されている。層間絶縁膜107内には、MOSトランジスタのソース・ドレイン領域106や、キャパシタの上部電極118及び下部電極116に接続された、複数のプラグ108が形成されている。層間絶縁膜107上には、第1配線層が形成されている。第1配線層は、絶縁膜109と、絶縁膜109内に形成された複数の金属配線110と、金属配線110に接続された複数のプラグ111とを有している。金属配線110は、プラグ108に接続されている。

【0004】第1配線層上には、第2配線層が形成されている。第2配線層は、絶縁膜112と、絶縁膜112 内に形成された複数の金属配線113と、金属配線11 3に接続された複数のプラグ114とを有している。金 属配線113は、プラグ111に接続されている。第2 配線層上には、プラグ114に接続された複数の金属配線115が形成されている。

[0005]

【発明が解決しようとする課題】しかしながら、PIP

型キャパシタは、キャパシタの電圧係数(VCC)が2 20ppm/V程度、温度係数(TCC)が120pp m/℃程度であり、電圧変化や温度変化に伴うキャパシ タンスの変化量が比較的大きいため、電圧や温度の変化 に対して特性が不安定になりやすいという問題があっ た。また、ポリシリコンの抵抗値が比較的大きいため、 特にPIP型キャパシタを高周波回路に適用した場合 は、回路動作の安定性が低いという問題もあった。

【0006】PIP型キャパシタのこのような問題を解決することを企図して、近年、上部電極及び下部電極が金属によって構成されたMIM型キャパシタの開発が促進されている。MIM型キャパシタは、PIP型キャパシタと比較してVCC値は1/5~1/6、TCC値は1/2以下であるため、電圧変化や温度変化に対する特性の安定性が高い。また、金属はポリシリコンに比べて抵抗値が低いため、MIM型キャパシタを高周波回路に適用した場合は、PIP型キャパシタを用いる場合と比較して回路動作の安定性を高めることができる。

【0007】MIM型キャパシタは、半導体製造プロセスのBEOL(Back End Of the Line)工程において、金属配線とともに形成される。従来のBEOL工程では、金属配線としてアルミニウム配線が一般的に用いられていた。しかし、デバイスの微細化に伴ってアルミニウム配線における配線遅延が問題となってきたため、近年では、アルミニウム配線よりも低抵抗の銅配線が用いられるようになってきている。銅はアルミニウムのようにエッチングによってパターニングすることが困難であるため、銅配線は、エッチングプロセスではなく、ダマシンプロセスによって形成されるのが一般的である。従って、銅電極を有するMIM型キャパシタを形成する場合とは異なり、新たな構造及びプロセスが必要となる。

【0008】本発明は、BEOL工程においてダマシンプロセスによって金属配線が形成される場合に、複雑な工程を追加することなく、金属配線とともにMIM型キャパシタを形成することが可能な、半導体装置及びその製造方法を得ることを目的とするものである。

[0009]

【課題を解決するための手段】この発明のうち請求項1に記載の半導体装置は、基板と、前記基板上に形成された半導体素子と、前記半導体素子を覆って前記基板上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導体素子に電気的に接続されたMIM (Metal Insulator Metal)型キャパシタとを備える半導体装置であって、前記キャパシタは、前記層間絶縁膜内に規定される凹部の側面及び底面上に形成され、第1電極として機能する第1の金属膜と、前記凹部内を充填し、前記誘電体膜を挟んで前記第1の金属膜に対向し、第2電極として

機能する第2の金属膜とを有することを特徴とするもの である。

【0010】また、この発明のうち請求項2に記載の半導体装置は、請求項1に記載の半導体装置であって、前記キャパシタは、前記第1の金属膜、前記誘電体膜、及び前記第2の金属膜を含む構造を複数有し、複数の前記第1の金属膜は、前記層間絶縁膜内に形成された第1の配線によって互いに接続されており、複数の前記第2の金属膜は、前記層間絶縁膜内に形成された第2の配線によって互いに接続されており、複数の前記第1の金属膜が一体として前記第1電極として機能し、複数の前記第2の金属膜が一体として前記第2電極として機能することを特徴とするものである。

【0011】また、この発明のうち請求項3に記載の半導体装置は、請求項2に記載の半導体装置であって、前記キャパシタは、複数の前記第2の金属膜のそれぞれと複数の前記誘電体膜のそれぞれとの界面に形成されたバリア膜を複数さらに有し、前記第2電極に印加される電圧は、前記第1電極に印加される電圧よりも高いことを特徴とするものである。

【0012】また、この発明のうち請求項4に記載の半導体装置は、請求項3に記載の半導体装置であって、複数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘電率が高い膜であることを特徴とするものである。

【0013】また、この発明のうち請求項5に記載の半導体装置は、請求項4に記載の半導体装置であって、複数の前記誘電体膜はいずれも、前記第1の金属膜が酸化されることを防止し得る膜であることを特徴とするものである。

【0014】また、この発明のうち請求項6に記載の半導体装置は、基板と、前記基板上に形成された半導体素子と、前記半導体素子を覆って前記基板上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記半導体素子に電気的に接続されたMIM (Metal Insulator Metal)型キャパシタとを備える半導体装置であって、前記層間絶縁膜は、所定の絶縁層を有し、前記キャパシタは、前記絶縁層の主面内に形成され、第1電極として機能する第1の金属膜の側面に形成された誘電体膜と、前記絶縁層の前記主面内において、前記誘電体膜と、前記絶縁層の前記主面内において、前記誘電体膜を挟んで前記第1の金属膜に対向し、第2電極として機能する第2の金属膜とを有することを特徴とするものである。

【0015】また、この発明のうち請求項7に記載の半導体装置は、請求項6に記載の半導体装置であって、前記誘電体膜及び前記第2の金属膜は、前記第1の金属膜の互いに対向する側面にそれぞれ形成されており、複数の前記第2の金属膜は、前記層間絶縁膜内に形成された配線によって互いに接続されており、複数の前記第2の金属膜が一体として前記第2電極として機能することを

特徴とするものである。

【0016】また、この発明のうち請求項8に記載の半導体装置は、請求項7に記載の半導体装置であって、複数の前記第2の金属膜のそれぞれと複数の前記誘電体膜のそれぞれとの界面に形成されたバリア膜を複数さらに備え、前記第2電極に印加される電圧は、前記第1電極に印加される電圧よりも高いことを特徴とするものである。

【0017】また、この発明のうち請求項9に記載の半導体装置は、請求項8に記載の半導体装置であって、複数の前記誘電体膜はいずれも、前記層間絶縁膜よりも誘電率が高い膜であることを特徴とするものである。

【0018】また、この発明のうち請求項10に記載の 半導体装置は、請求項6に記載の半導体装置であって、 前記誘電体膜及び前記第2の金属膜は、前記第1の金属 膜の周囲を取り囲んで形成されていることを特徴とする ものである。

【0019】また、この発明のうち請求項11に記載の 半導体装置は、請求項1,6,10のいずれか一つに記 載の半導体装置であって、前記第2の金属膜と前記誘電 体膜との界面に形成されたバリア膜をさらに備え、前記 第2電極に印加される電圧は、前記第1電極に印加され る電圧よりも高いことを特徴とするものである。

【0020】また、この発明のうち請求項12に記載の 半導体装置は、基板と、前記基板上に形成された半導体 素子と、前記半導体素子を覆って前記基板上に形成され た層間絶縁膜と、前記層間絶縁膜内に形成され、前記半 導体素子に電気的に接続されたMIM (Metal Insulato r Metal)型キャパシタとを備える半導体装置であっ て、前記キャパシタは、前記層間絶縁膜内に形成された 配線によって互いに接続された複数の第1の金属膜と、 前記複数の第1の金属膜上に延在して形成され、前記複 数の第1の金属膜とともに第1電極として機能する第2 の金属膜と、前記第2の金属膜上に形成された誘電体膜 と、前記誘電体膜を挟んで前記第2の金属膜に対向し、 第2電極として機能する第3の金属膜とを有することを 特徴とするものである。

【0021】また、この発明のうち請求項13に記載の 半導体装置は、請求項12に記載の半導体装置であっ て、前記第2の金属膜は第1のバリア膜として機能し、 前記キャパシタは、前記第1の金属膜と前記配線との界 面に形成された第2のバリア膜と、前記第3の金属膜と 前記誘電体膜との界面に形成された第3のバリア膜とを さらに有することを特徴とするものである。

【0022】また、この発明のうち請求項14に記載の 半導体装置は、請求項11又は13に記載の半導体装置 であって、前記誘電体膜は、前記層間絶縁膜よりも誘電 率が高い膜であることを特徴とするものである。

【0023】また、この発明のうち請求項15に記載の 半導体装置は、請求項14に記載の半導体装置であっ で、前記誘電体膜は、前記第1の金属膜が酸化されることを防止し得る膜であることを特徴とするものである。 【0024】また、この発明のうち請求項16に記載の 半導体装置の製造方法は、複数の金属配線を有する多層 配線層内にMIM (Metal Insulator Metal)型キャパ シタを形成するために、(a)絶縁層の上面内に、金属 配線と第1の金属電極とを形成する工程と、(b)前記

絶縁層の前記上面上に誘電体膜を形成する工程と、

(c) 前記誘電体膜の上面によって底面が規定される凹部を前記第1の金属電極の上方に有する第1の絶縁膜を、前記誘電体膜上に形成する工程と、(d) 前記凹部内を金属膜によって埋め込むことにより、第2の金属電極を形成する工程と、(e) 前記工程(d) よりも後に実行され、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、(f) 前記第2の絶縁膜の上面から前記第1の金属電極の上面に繋がるコンタクトホールを形成する工程と、(g) 前記工程(f) よりも後に実行され、第2の絶縁膜内に、前記コンタクトホールに重なる配線溝を形成する工程と、(h) 前記配線溝及びコンタクトホール内を金属膜によって充填する工程とを備えるものである。

【0025】また、この発明のうち請求項17に記載の 半導体装置の製造方法は、複数の金属配線を有する多層 配線層内にMIM(Metal Insulator Metal) 型キャパ シタを形成するために、(a) 絶縁層の上面内に、金属 配線と第1の金属電極とを形成する工程と、(b) 前記 第1の金属電極の上面によって底面が規定される凹部を 有する第1の絶縁膜を、前記絶縁層の前記上面上に形成 する工程と、(c)前記凹部の側面及び前記底面上に誘 電体膜を形成する工程と、(d)前記凹部内を充填する 金属膜を前記誘電体膜上に形成することにより、第2の 金属電極を形成する工程と、(e)前記工程(d)より も後に実行され、前記第1の絶縁膜上に第2の絶縁膜を 形成する工程と、(f)前記第2の絶縁膜の上面から前 記第1の金属電極の上面に繋がるコンタクトホールを形 成する工程と、(g)前記工程(f)よりも後に実行さ れ、第2の絶縁膜内に、前記コンタクトホールに重なる 配線溝を形成する工程と、(h)前記配線溝及びコンタ クトホール内を金属膜によって充填する工程とを備える ものである。

【0026】また、この発明のうち請求項18に記載の 半導体装置の製造方法は、複数の金属配線を有する多層 配線層内にMIM (Metal Insulator Metal)型キャパ シタを形成するために、(a)絶縁層の上面内に第1の 金属電極を形成する工程と、(b)前記第1の金属電極 の上面によって底面が規定される凹部を有する絶縁膜 を、前記絶縁層の前記上面上に形成する工程と、(c) 前記凹部の側面及び前記底面上に第1の金属膜を形成す る工程と、(d)前記第1の金属膜上に誘電体膜を形成 する工程と、(e)前記凹部内を充填する第2の金属膜 を前記誘電体膜上に形成することにより、第2の金属電極を形成する工程とを備えるものである。

【0027】また、この発明のうち請求項19に記載の 半導体装置の製造方法は、請求項18に記載の半導体装 置の製造方法であって、前記凹部は、分割された複数の 凹部を含み、前記第1の金属膜は、前記複数の凹部の各 々の側面及び底面上に形成された複数の第1の金属膜を 含み、前記誘電体膜は、前記複数の第1の金属膜を 含み、前記誘電体膜は、前記複数の第1の金属膜の各々 の上に形成された複数の誘電体膜を含み、前記第2の金 属膜は、前記複数の凹部の各々の内部を充填する複数の 第2の金属膜を含むことを特徴とするものである。

【0028】また、この発明のうち請求項20に記載の 半導体装置の製造方法は、複数の金属配線を有する多層 配線層内にMIM (Metal Insulator Metal) 型キャパ シタを形成するために、(a) 絶縁層の上面内に第1の 金属電極を形成する工程と、(b) 前記第1の金属電極 が酸化されることを防止し得る材質から成る誘電体膜 を、前記第1の金属電極の上面上に形成する工程と、

(c) 前記誘電体膜上に第2の金属電極を形成する工程と、(d) 前記工程(b) と前記工程(c) との間に実行され、前記誘電体膜とは材質が異なる所定の膜を、前記誘電体膜を覆って前記絶縁層の前記上面上に形成する工程とを備え、前記工程(c) は、(c-1) 前記所定の膜上に絶縁膜を形成する工程と、(c-2) 前記第1の金属電極の上方に位置する部分の前記絶縁膜を、前記所定の膜をエッチングストッパに用いてエッチングすることにより、凹部を形成する工程と、(c-3) 前記工程(c-2) によって露出した部分の前記所定の膜を除去する工程と、(c-4) 前記工程(c-3) よりも後に実行され、前記凹部内を金属膜で充填することにより、前記第2の金属電極を形成する工程とを有するものである。

【0029】また、この発明のうち請求項21に記載の 半導体装置の製造方法は、請求項20に記載の半導体装 置の製造方法であって、前記工程(a)は、(a-1) 分割された複数の凹部を、前記絶縁層の前記上面内に形 成する工程と、(a-2)前記複数の凹部内をそれぞれ 充填し得る膜厚で、金属膜を形成する工程と、(a-3)前記工程(a-2)で形成された前記金属膜を、前 記絶縁層の前記上面が露出するまで、CMP(Chemical Mechanical Polishing)によって除去する工程とを有 することを特徴とするものである。

【0030】また、この発明のうち請求項22に記載の 半導体装置の製造方法は、複数の金属配線を有する多層 配線層内にMIM (Metal Insulator Metal)型キャパ シタを形成するために、(a)絶縁層の上面内に第1の 金属電極を形成する工程と、(b)前記第1の金属電極 の材質が膜外へ拡散することを防止するための拡散バリ ア膜を、前記第1の金属電極上に形成する工程と、

(c) 前記拡散バリア膜上に誘電体膜を形成する工程

と、(d)前記誘電体膜上に第2の金属電極を形成する工程とを備え、前記工程(a)は、(a -1)分割された複数の凹部を、前記絶縁層の前記上面内に形成する工程と、(a -2)前記複数の凹部内をそれぞれ充填し得る膜厚で、金属膜を形成する工程と、(a -3)前記工程(a -2)で形成された前記金属膜を、前記絶縁層の前記上面が露出するまで、CMP(Chemical Mechanical Polishing)によって除去する工程とを有するものである。

【0031】また、この発明のうち請求項23に記載の半導体装置の製造方法は、請求項22に記載の半導体装置の製造方法であって、(e) 前記工程(c) と前記工程(d) との間に実行され、前記誘電体膜とは材質が異なる所定の膜を、前記誘電体膜を覆って前記絶縁層の前記上面上に形成する工程をさらに備え、前記工程(d) は、(d-1) 前記所定の膜上に絶縁膜を形成する工程と、(d-2) 前記第1の金属電極の上方に位置する部分の前記絶縁膜を、前記所定の膜をエッチングストッパに用いてエッチングすることにより、凹部を形成する工程と、(d-3) 前記工程(d-2) によって露出した部分の前記所定の膜を除去する工程と、(d-4) 前記工程(d-3) よりも後に実行され、前記凹部内を金属膜で充填することにより、前記第2の金属電極を形成する工程とを有することを特徴とするものである。

【0032】また、この発明のうち請求項24に記載の 半導体装置の製造方法は、複数の配線層を有する多層配 線層内にMIM (Metal Insulator Metal)型キャパシ タを形成するために、(a)第1の配線層が有する第1 の絶縁層の上面内に、第1の金属電極を形成する工程 と、(b)誘電体膜を介して前記第1の金属電極の側面 に対向する第2の金属電極を、前記第1の絶縁層の前記 上面内に形成する工程とを備えるものである。

【0033】また、この発明のうち請求項25に記載の半導体装置の製造方法は、請求項24に記載の半導体装置の製造方法であって、前記工程(b)は、(b-1)前記第1の絶縁層の前記上面上に、第2の配線層が有する第2の絶縁層を形成する工程と、(b-2)前記第2の絶縁層の上面内に、前記第1の絶縁層の前記上面内にまで延在する延在部を一部に有する配線溝を形成する工程と、(b-3)前記配線溝内を金属膜で充填することにより、前記延在部内を充填する前記金属膜として、前記第2の金属電極を形成する工程とを有し、前記誘電体膜は、前記第1の金属電極と前記延在部とによって挟まれる部分の前記第1の絶縁層であることを特徴とするものである。

【0034】また、この発明のうち請求項26に記載の 半導体装置の製造方法は、請求項24に記載の半導体装 置の製造方法であって、前記工程(b)は、(b-1) 前記第1の絶縁層の前記上面内に溝を形成する工程と、

(b-2) 前記溝内を前記誘電体膜で充填する工程とを

有することを特徴とするものである。

【0035】また、この発明のうち請求項27に記載の 半導体装置の製造方法は、請求項24に記載の半導体装 置の製造方法であって、前記工程(a)は、(a-1) 前記第1の絶縁層の前記上面内に凹部を形成する工程 と、(a-2)前記凹部内を金属膜で充填することによ り、前記第1の金属電極を形成する工程とを有し、前記 工程(b)は、(b-1)前記工程(a-1)と前記工程 程(a-2)との間に実行され、前記誘電体膜を前記凹 部の側面に形成する工程を有することを特徴とするもの である。

【0036】また、この発明のうち請求項28に記載の 半導体装置の製造方法は、請求項24に記載の半導体装 置の製造方法であって、前記工程(b)は、(b-1) 前記第1の絶縁層の前記上面内に凹部を形成することに より、前記第1の金属電極の前記側面を露出する工程 と、(b-2)前記凹部内に前記誘電体膜を形成する工程 と、(b-3)前記工程(b-2)よりも後に実行さ れ、前記凹部内を金属膜で充填することにより、前記第 2の金属電極を形成する工程とを有することを特徴とす るものである。

【0037】また、この発明のうち請求項29に記載の 半導体装置の製造方法は、請求項26~28のいずれか 一つに記載の半導体装置の製造方法であって、前記誘電 体膜は、前記第1の絶縁層よりも誘電率が高い材質から 成る誘電体膜であることを特徴とするものである。

【0038】また、この発明のうち請求項30に記載の 半導体装置の製造方法は、請求項24に記載の半導体装 置の製造方法であって、前記工程(b)において、前記 誘電体膜及び前記第2の金属電極は、前記第1の金属電 極の対向する側面にそれぞれ形成されることを特徴とす るものである。

【0039】また、この発明のうち請求項31に記載の 半導体装置の製造方法は、請求項24に記載の半導体装 置の製造方法であって、前記工程(b)において、前記 誘電体膜及び前記第2の金属電極は、前記第1の金属電 極の周囲を取り囲んで形成されることを特徴とするもの である。

[0040]

【発明の実施の形態】図1は、BEOL工程で形成されたMIM型キャパシタを備える半導体装置の構造を示す断面図である。シリコン基板1の上面内には、シリコン酸化膜から成る素子分離絶縁膜2が形成されている。素子分離絶縁膜2によって規定される素子形成領域内には、MOSトランジスタが形成されている。MOSトランジスタは、ゲート酸化膜3、ゲート電極4、及びサイドウォール5から成るゲート構造と、ゲート構造の下方のチャネル領域を挟んで対を成すソース・ドレイン領域6とを有している。

【0041】シリコン基板1上には、MOSトランジス

夕を覆って、シリコン酸化膜から成る層間絶縁膜7が形成されている。層間絶縁膜7内には、MOSトランジスタのソース・ドレイン領域6に接続された、複数のプラグ8が形成されている。層間絶縁膜7上には、複数の配線層を有する多層配線構造が形成されている。図1では、一例として第1~第4の4層の配線層L1~L4を有する多層配線構造を示している。層間絶縁膜7上には、第1配線層L1が形成されている。第1配線層L1は、絶縁膜I1と、絶縁膜I1内に形成された複数の第1層配線W1とを有している。第1層配線W1は、プラグ8に接続されている。

【0042】第1配線層L1上には、第2配線層L2が形成されている。第2配線層L2は、絶縁膜I2と、デュアルダマシンプロセスによって絶縁膜I2内に形成された複数の第2層配線W2とを有している。第2層配線W2のプラグ部P2は、第1層配線W1に接続されている。第2配線層L2上には第3配線層L3が形成されており、第3配線層L3上には第4配線層L4が形成されている。第2配線層L2と同様に、第3配線層L3は絶縁膜I3及び第3層配線W3を有しており、第4配線層L4は絶縁膜I4及び第4層配線W4を有している。第3層配線W3のプラグ部P3は第2層配線W2に接続されており、第4層配線W4のプラグ部P4は第3層配線W3に接続されている。

【0043】MIM型キャパシタCAは、図94に示した従来のPIP型キャパシタとは異なり、素子分離絶縁膜2上ではなく、多層配線構造内に形成されている。図1に示した例では、MIM型キャパシタCAは、第2配線層L2及び第3配線層L3内に形成されている。もちろん、MIM型キャパシタCAは他の配線層内に形成されていてもよく、また、多層配線構造はさらに多数の配線層を有していてもよい。

【0044】以下、MIM型キャパシタCAが第2配線層L2及び第3配線層L3内に形成されている場合を例にとり、第2配線層L2及び第3配線層L3のみに着目して、本発明の実施の形態について具体的に説明する。 【0045】実施の形態1.図2は、本発明の実施の形

【0045】実施の形態1. 図2は、本発明の実施の形態1に係る半導体装置の構造を示す断面図である。第2配線層L2は、シリコン酸化膜から成る絶縁膜I2を有している。絶縁膜I2内には、デュアルダマシンプロセスによって形成された第2層配線W2が形成されている。第2層配線W2の材質は銅、アルミニウム、タングステン等の金属であり、本実施の形態1においては銅である。第2層配線W2は、上部(第2配線層L2の上面内)に配線部を有しており、下部にプラグ部P2を有している。プラグ部P2は、下層の配線等に接続されている。また、絶縁膜I2の上面内には、MIM型キャパシタの第1電極として機能する金属膜9が形成されている。本実施の形態1において、金属膜9の材質は銅である。なお、第2層配線W2と絶縁膜I2との界面、及び

金属膜9と絶縁膜I2との界面に、TaN, Ta, Ti N等の金属から成るバリアメタルが形成されていてもよい。後述する他の実施の形態についても同様である。

【0046】第3配線層L3は、第2配線層L2の上面 上に形成されている。第3配線層L3は、絶縁膜 I2と 同程度の膜厚の絶縁膜 [3を有している。絶縁膜 [3 は、絶縁膜14~17がこの順に第2配線層L2の上面 上に積層された構造を有している。絶縁膜14の材質は SiO₂, Si₃N₄, SiC, Ta₂O₃等である。絶縁 膜14の材質としてSi₃N₄, SiCを採用した場合、 絶縁膜14は、いずれも銅から成る第2層配線W2及び 金属膜9が酸化されることを防止するための、いわゆる 酸化防止膜としての機能を有する。また、SiO2より も誘電率の高いSi₃N₄, SiC, Ta₂O₃等の膜を絶 縁膜14の材質として採用した場合、キャパシタ容量を 増大することができる。キャパシタの誘電体膜としてS i₃N₄, SiC, Ta₂O₃等の高誘電率の膜を採用した 場合にキャパシタ容量が増大することについては、後述 の各実施の形態についても同様である。

【0047】絶縁膜15の材質はシリコン酸化膜やSiOC等である。絶縁膜15内には、MIM型キャパシタの第2電極が形成されている。該第2電極は、絶縁膜14上に形成された金属膜11と、金属膜11上に形成された金属膜10とを有している。本実施の形態1において、金属膜10の材質は銅であり、金属膜11の材質は下aN、Ta、TiN等である。金属膜11は、金属膜10の材質が膜外へ拡散することを防止するための、いわゆるバリアメタル(拡散バリア膜)としての機能を有する。MIM型キャパシタの第1電極の上面と第2電極の底面とは、絶縁膜14を挟んで互いに対向している。第1電極と第2電極とによって挟まれる部分の絶縁膜14が、MIM型キャパシタのキャパシタ誘電体膜として機能する。

【0048】絶縁膜16の材質は Si_3N_4 、SiC等である。絶縁膜16は、金属膜10の酸化防止膜としての機能を有する。絶縁膜17の材質はシリコン酸化膜等である。絶縁膜13内には、第3層配線W3が形成されている。第3層配線W3は、上部(絶縁膜16,17内)に配線部を有しており、下部(絶縁膜14,15内)にプラグ部P3を有している。第3層配線W3の配線部は、金属膜10の上面に接続されている。プラグ部P3は、第3配線層L3の下地層である第2配線層L2の、第2層配線W2に接続されている。第3層配線W3は、バリアメタルとして機能する金属膜13と、金属膜13上に形成された金属膜12とを有している。本実施の形態1において、金属膜12の材質は銅であり、金属膜13の材質はTaN, Ta, TiN等である。

【0049】図3~11は、図2に示した本実施の形態 1に係る半導体装置の製造方法を工程順に示す断面図で ある。図3を参照して、まず、デュアルダマシンプロセ スによって、第2配線層L2の絶縁膜I2内に、第2層配線W2及び金属膜9を形成する。金属膜9の膜厚は100~1000nm程度である。図4を参照して、次に、CVD法によって、第2配線層L2の上面上に、50~100nm程度の膜厚の絶縁膜14を形成する。次に、CVD法によって、絶縁膜14上に、100~100nm程度の膜厚の絶縁膜15を形成する。

【0050】図5を参照して、次に、写真製版法及び異方性ドライエッチング法によって絶縁膜15をパターニングすることにより、絶縁膜14の上面によって規定される底面を有する凹部18を、絶縁膜15内に形成する。ここでの写真製版は、MIM型キャパシタの第2電極の形成レイアウトに対応する開口パターンを有するフォトマスクを用いて実行する。また、ここでの異方性ドライエッチングは、絶縁膜14の材質に対して高い選択性を有する条件下(即ち、絶縁膜14の材質がエッチングされにくい条件下)で実行する。

【0051】図6を参照して、次に、スパッタリング法によって、 $10\sim100$ nm程度の膜厚の金属膜11を全面に形成する。次に、メッキ法によって、凹部18内を完全に充填し得る膜厚で、金属膜10を全面に形成する。図7を参照して、次に、CMP(Chemical Mechanical Polishing)法によって、絶縁膜15の上面が露出するまで金属膜10, 11を研磨し、表面を平坦化する。

【0052】図8を参照して、次に、CVD法によって、50~100nm程度の膜厚の絶縁膜16を全面に形成する。次に、CVD法によって、100~1000nm程度の膜厚の絶縁膜17を、絶縁膜16上に形成する。図9を参照して、次に、写真製版法及び異方性ドライエッチング法によって、第2層配線W2の上方に位置する部分の絶縁膜17,16,15をこの順にエッチングすることにより、コンタクトホール19を形成する。絶縁膜15の異方性ドライエッチングは、絶縁膜14の材質に対して高い選択性を有する条件下で実行する。

【0053】図10を参照して、次に、写真製版法及び異方性ドライエッチング法によって絶縁膜17をパターニングすることにより、コンタクトホール19に重なる部分を有する配線溝20を、絶縁膜17内に形成する。ここでの写真製版は、第3層配線W3の形成レイアウトに対応する開口パターンを有するフォトマスクを用いて実行する。また、ここでの異方性ドライエッチングは、絶縁膜14,16の材質に対して高い選択性を有する条件下で実行する。図11を参照して、次に、全面エッチバック法によって、絶縁膜17から露出している部分の絶縁膜16、及び絶縁膜15から露出している部分の絶縁膜14を除去し、金属膜10の上面及び第2層配線W2の上面を露出する。

【0054】次に、スパッタリング法によって、金属膜 13を全面に形成する。次に、メッキ法によって、コン タクトホール19内及び配線溝20内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図2に示した構造が得られる。

【0055】このように本実施の形態1に係る半導体装置及びその製造方法によれば、多層配線構造を形成するためのデュアルダマシンプロセスの途中で、MIM型キャパシタを形成することができる。しかも、複雑な工程を追加する必要はなく、追加するフォトマスクも、図5に示した工程で凹部18を形成するための1枚のみで足りる。

【0056】また、絶縁膜140材質として Si_3N_4 、SiCeを採用した場合は、絶縁膜14が、金属膜9及び第2層配線W2の酸化防止膜としての機能と、MIM型キャパシタのキャパシタ誘電体膜としての機能とを兼用する。そのため、酸化防止膜とキャパシタ誘電体膜と個別に形成する場合と比較すると、製造工程数を削減することができる。

【0057】なお、半導体集積回路内でキャパシタを使用する場合は、キャパシタの一方の電極が電源配線に接続され、他方の電極が接地配線に接続されることが多い。このとき、キャパシタに印加される電界の極性によっては、上記一方の電極内のイオンがその電界によって加速され、キャパシタ誘電体膜を通り抜けて上記他方の電極内へ到達し、両電極間にリークが発生することがある。従って、このリークの発生を抑制するためには、高電位が印加される側の電極には、キャパシタ誘電体膜との間にバリアメタルが形成されていることが望ましい。かかる観点より、図2に示した本実施の形態1に係る半導体装置においては、バリアメタルとして機能する金属膜11を有する第2電極が、高電位が印加される側の電極であることが望ましい。後述の各実施の形態についても同様である。

【0058】実施の形態2.図12は、本発明の実施の形態2に係る半導体装置の構造を示す断面図である。第2配線層L2は絶縁膜I2を有しており、絶縁膜I2内には、エッチングプロセスによって形成された第2層配線W2が形成されている。また、絶縁膜I2の上面内には、MIM型キャパシタの第1電極として機能する金属膜9が形成されている。本実施の形態2において、第2層配線W2及び金属膜9の材質は、アルミニウムやタングステン等の金属である。

【0059】第3配線層L3は絶縁膜I3を有しており、絶縁膜I3は、絶縁膜15~17がこの順に第2配線層L2の上面上に積層された構造を有している。絶縁膜15内には、MIM型キャパシタのキャパシタ誘電体膜として機能する絶縁膜23と、第2電極として機能する金属膜21,22とが形成されている。また、絶縁膜15内には、金属膜9の上面によって底面が規定される

回部24が形成されている。絶縁膜23は、凹部24の側面及び底面上に形成されており、凹部24の底面上に形成されている部分の絶縁膜23は、金属膜9の上面に接触している。金属膜22は絶縁膜23上に形成されている。絶縁膜23の材質はSi₃N₄, SiC等であり、金属膜21の材質は銅であり、金属膜22の材質はTaN, Ta, TiN等である。金属膜22は、バリアメタルとしての機能を有する。金属膜22と金属膜9とによって挟まれる部分の絶縁膜23が、MIM型キャパシタのキャパシタ誘電体膜として機能する。絶縁膜16,17及び第3層配線W3の構造は、図2に示した構造と同様である。

【0060】図13~20は、図12に示した本実施の 形態2に係る半導体装置の製造方法を工程順に示す断面 図である。図13を参照して、まず、エッチングプロセ スによって、第2配線層L2の絶縁膜I2内に、第2層 配線W2及び金属膜9を形成する。具体的には、スパッ タリング法によって、100~1000nm程度の膜厚 のアルミニウム膜を形成した後、写真製版法及び異方性 ドライエッチング法によって該アルミニウム膜をパター ニングすることにより、第2層配線W2及び金属膜9を 形成する。次に、CVD法及びCMP法によって、第2 層配線W2と金属膜9との間の空間を、絶縁膜I2によ って充填する。次に、CVD法によって、第2配線層L 2の上面上に、100~1000nm程度の膜厚の絶縁 膜15を形成する。なお、第2層配線W2及び金属膜9 は銅によって形成してもよく、この場合は、絶縁膜15 を形成する前に、Si3N4、SiC等の絶縁膜14を第 2配線層 L 2の上面上に形成する。後述の実施の形態3 についても同様である。

【0061】図14を参照して、次に、写真製版法及び 異方性ドライエッチング法によって絶縁膜15をパター ニングすることにより、金属膜9の上面によって規定さ れる底面を有する凹部24を、絶縁膜15内に形成す る。なお、第2配線層L2の上面上に絶縁膜14が形成 されている場合は、この工程で絶縁膜14も併せて除去 することにより、金属膜9の上面を露出する。

【0062】図15を参照して、次に、CVD法によって、50~100nm程度の膜厚の絶縁膜23を全面に形成する。具体的に、絶縁膜23は、絶縁膜15の上面上と、凹部24の側面及び底面上とに形成される。次に、スパッタリング法によって、10~100nm程度の膜厚の金属膜22を全面に形成する。次に、メッキ法によって、凹部24内を完全に充填し得る膜厚で、金属膜21を全面に形成する。図16を参照して、次に、CMP法によって、絶縁膜15の上面が露出するまで金属膜21,22及び絶縁膜23を研磨し、表面を平坦化する。

【0063】図17を参照して、次に、CVD法によっ

て、絶縁膜16,17を、この順に全面に形成する。図18を参照して、次に、写真製版法及び異方性ドライエッチング法によって、第2層配線W2の上方に位置する部分の絶縁膜17,16,15をこの順にエッチングすることにより、コンタクトホール19を形成する。これにより、第2層配線W2の上面が露出する。図19を形成する。図19をが法によって絶縁膜17をパターニングすることにより、絶縁膜17内に配線溝20を形成する。ここでの異方性ドライエッチングは、絶縁膜16の材質に対して高い選択性を有する条件下で実行する。図20を参照して、次に、全面エッチバック法によって、絶縁膜17から露出している部分の絶縁膜16を除去することにより、金属膜21の上面を露出する。

【0064】次に、スパッタリング法によって、金属膜13を全面に形成した後、メッキ法によって、コンタクトホール19内及び配線溝20内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまで金属膜12、13を研磨し、表面を平坦化する。以上の工程により、図12に示した構造が得られる。

【0065】このように本実施の形態2に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0066】また、上記実施の形態1では、凹部18を形成するためのエッチングのオーバーエッチによって、キャパシタ誘電体膜である絶縁膜14が若干除去されてしまう。これに対して本実施の形態2に係る半導体装置の製造方法では、キャパシタ誘電体膜の膜厚が絶縁膜23の成膜膜厚に完全に等しくなるため、キャパシタ誘電体膜の膜厚の変動を抑制でき、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

【0067】実施の形態3. 図21は、本発明の実施の 形態3に係る半導体装置の構造を示す断面図である。第 2配線層 L 2の構造は、図12に示した上記実施の形態 2に係る半導体装置における第2配線層 L 2の構造と同 様である。第3配線層L3は絶縁膜L3を有しており、 絶縁膜I3は、絶縁膜15~17がこの順に第2配線層 L2の上面上に積層された構造を有している。絶縁膜1 5内には凹部24が形成されており、凹部24内には、 凹部24の側面及び底面上に形成された金属膜25と、 金属膜25上に形成された絶縁膜23と、絶縁膜23上 に形成された金属膜22と、金属膜22上に形成された 金属膜21とが形成されている。本実施の形態3におい て、金属膜25の材質はTaN, Ta, TiN等であ る。凹部24の底面上に形成されている部分の金属膜2 5は金属膜9の上面に接触しており、金属膜25はMI M型キャパシタの第1電極の一部として機能する。金属

膜22と金属膜25とによって挟まれる絶縁膜23は、MIM型キャパシタのキャパシタ誘電体膜として機能する。絶縁膜16,17内において、金属膜21の上面上には、金属膜12,13を有する第3層配線W3bが形成されている。絶縁膜I3内には、金属膜12,13を有する第3層配線W3aが形成されている。第3層配線W3aが形成されている。第3層配線W3aは、上部に配線部を有しており、下部にプラグ部P3を有している。プラグ部P3は、第2層配線W2に接続されている。

【0068】図22~27は、図21に示した本実施の形態3に係る半導体装置の製造方法を工程順に示す断面図である。まず、上記実施の形態2と同様の工程を経て、図14に示した構造を得る。図22を参照して、次に、スパッタリング法によって、10~100nm程度の膜厚の金属膜25を全面に形成する。具体的に、金属膜25は、絶縁膜15の上面上と、凹部24の側面及び底面上とに形成される。次に、上記実施の形態2と同様の方法により、絶縁膜23、金属膜22、及び金属膜21を、この順に全面に形成する。図23を参照して、次に、CMP法によって、絶縁膜15の上面が露出するまで、金属膜21、22、25及び絶縁膜23を研磨し、表面を平坦化する。

【0069】図24を参照して、次に、CVD法によって、絶縁膜16,17を、この順に全面に形成する。図25を参照して、次に、写真製版法及び異方性ドライエッチング法によって、絶縁膜17,16,15をこの順に部分的にエッチングすることにより、コンタクトホール19を形成する。図26を参照して、次に、写真製版法及び異方性ドライエッチング法によって絶縁膜17内に配線構2パターニングすることにより、絶縁膜17内に配線構26,27を形成する。配線溝26は部分的にコンタクトホール19に重なり、配線溝27は金属膜21の上方に形成されている。図27を参照して、次に、全面エッチバック法によって、絶縁膜17から露出している部分の絶縁膜16を除去し、金属膜21の上面を露出する。

【0070】次に、スパッタリング法によって、金属膜13を全面に形成した後、メッキ法によって、コンタクトホール19内及び配線溝26,27内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図21に示した構造が得られる。

【0071】このように本実施の形態3に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0072】また、MIM型キャパシタの第1電極の一部として機能する金属膜25は、凹部24の底面上のみならず側面にも形成されている。そのため、上記実施の

形態1, 2に係る半導体装置と比較すると、第1電極と第2電極とが互いに対向する面積を拡大することができ、キャパシタ容量を増大することができる。例えば、凹部24の上面が各辺 10μ mの正方形であり、凹部24の深さが 1.0μ mである場合、本実施の形態3における第1電極と第2電極との対向面積は、上記実施の形態1,2と比べて約40%増大する。従って、キャパシタ容量も約40%増大することになる。

【0073】実施の形態4.図28は、本発明の実施の 形態4に係る半導体装置の構造を示す断面図である。本 実施の形態4に係る半導体装置は、図21に示した上記 実施の形態3に係る半導体装置を基礎として、MIM型 キャパシタの構造を改良したものである。MIM型キャ パシタの第2電極として機能する金属膜21,22、キ ャパシタ誘電体膜として機能する絶縁膜23、及び第1 電極の一部として機能する金属膜25は、それぞれ複数 (図28に示した例では3つ) に分割されている。分割 された複数の金属膜25は、金属膜9に共通に接続され ている。また、MIM型キャパシタの第2電極に接続さ れる第3層配線W3bも複数に分割されており、これら の第3層配線W3bは、分割された複数の第2電極にそ れぞれ接続されている。これらの第3層配線W3bは、 上層の配線層内に形成された金属配線によって、互いに 電気的に接続されている。

【0074】図29は、本実施の形態4に係る半導体装置の製造方法における一工程を示す断面図である。図14に示した工程において、一つの凹部24の代わりに、複数に分割された凹部28を形成する。これにより、複数に分割された第2電極、キャパシタ誘電体膜、及び金属膜25を、各凹部28内にそれぞれ形成することができる。

【0075】このように本実施の形態4に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0076】また、MIM型キャパシタの第2電極、キャパシタ誘電体膜、及び金属膜25をそれぞれ複数に分割したことにより、上記実施の形態3に係る半導体装置と比較しても、第1電極と第2電極とが互いに対向する面積を拡大でき、キャパシタ容量をさらに増大することができる。

【0077】実施の形態5.図30は、本発明の実施の 形態5に係る半導体装置の構造を示す断面図である。第 2配線層L2は絶縁膜I2を有しており、絶縁膜I2内 には、ダマシンプロセスによって形成された第2層配線 W2a,W2bが形成されている。本実施の形態5にお いて、第2層配線W2a,W2bの材質は銅である。第 3配線層L3は、第2配線層L2の上面上に形成されて いる。第3配線層L3は、絶縁膜I2と同程度の膜厚の 絶縁膜I3を有している。絶縁膜I3は、絶縁膜I4,I5,I6 a,I7がこの順に第2配線層I2の上面上に積層された構造を有している。絶縁膜I4の材質はI3I3I4,I8 i I3I8 に等であり、絶縁膜I4 は、銅から成る第2層配線I8 の酸化防止膜としての機能を有する。

【0078】絶縁膜15の材質はシリコン酸化膜やSiOC膜等である。絶縁膜14,15内には、第2層配線W2bの上面によって規定される底面を有する凹部35と、凹部35内に形成された、MIM型キャパシタの第1電極とが形成されている。該第1電極は、凹部35の側面及び底面上に形成された金属膜31と、金属膜31上に形成された金属膜30とを有している。金属膜30の材質は銅である。金属膜31の材質はTaN,Ta,TiN等であり、金属膜31は、銅から成る金属膜30のバリアメタルとしての機能を有する。

【0079】金属膜30の上面上には、MIM型キャパ シタのキャパシタ誘電体膜として機能する絶縁膜32が 形成されている。絶縁膜32の材質はSi₃N₄, SiC 等であり、絶縁膜32は、銅から成る金属膜30の酸化 防止膜としての機能をも併せて有する。絶縁膜17内に は、絶縁膜32の上面によって規定される底面を有する 凹部36が形成されている。凹部36内にはMIM型キ ャパシタの第2電極が形成されている。該第2電極は、 凹部36の側面及び底面上に形成された金属膜34と、 金属膜34上に形成された金属膜33とを有している。 金属膜33の材質は銅である。金属膜34の材質はTa N, Ta, TiN等であり、金属膜34は、銅から成る 金属膜33のバリアメタルとしての機能を有する。絶縁 膜17の材質はシリコン酸化膜やSiOC膜等である。 また、絶縁膜16 aは、絶縁膜32とは異なる材質から 成る絶縁膜である。第3層配線W3の構造は、図21に 示した第3層配線W3aの構造と同様である。

【0080】図31~38は、図30に示した本実施の形態5に係る半導体装置の製造方法を工程順に示す断面図である。図31を参照して、まず、デュアルダマシンプロセスによって、第2配線層L2の絶縁膜I2内に、第2層配線W2a,W2bを形成する。次に、CVD法によって、第2配線層L2の上面上に、絶縁膜14,15をこの順に全面に形成する。

【0081】図32を参照して、次に、写真製版法及び 異方性ドライエッチング法によって絶縁膜14,15を パターニングすることにより、第2層配線W2bの上面 によって規定される底面を有する凹部35を、絶縁膜1 4,15内に形成する。ここでの写真製版は、MIM型 キャパシタの第1電極の形成レイアウトに対応する開口 パターンを有するフォトマスクを用いて実行する。

【0082】図33を参照して、次に、スパッタリング 法によって、10~100nm程度の膜厚の金属膜31 を全面に形成する。次に、メッキ法によって、凹部35 内を完全に充填し得る膜厚で、金属膜30を全面に形成 する。次に、CMP法によって、絶縁膜15の上面が露出するまで金属膜30,31を研磨し、表面を平坦化する。これにより、金属膜30,31を有する第1電極が凹部35内に形成される。

【0083】図34を参照して、次に、CVD法によって、50~100nm程度の膜厚の絶縁膜32を全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって絶縁膜32をパターニングすることにより、MIM型キャパシタの第1電極上のみに絶縁膜32を残す。図35を参照して、次に、CVD法によって、絶縁膜16a,17をこの順に全面に形成する。図36を参照して、次に、写真製版法及び異方性ドライエッチング法によって、絶縁膜17,16a,15をこの順に 部分的にエッチングすることにより、コンタクトホール19を形成する。絶縁膜15の異方性ドライエッチングは、絶縁膜14の材質に対して高い選択性を有する条件下で実行する。

【0084】図37を参照して、次に、写真製版法及び 異方性ドライエッチング法によって絶縁膜17をパター ニングすることにより、コンタクトホール19に部分的 に重なる配線溝26を形成するとともに、MIM型キャ パシタの第1電極の上方に凹部36を形成する。ここで の異方性ドライエッチングにおいて、絶縁膜16aは、 異方性ドライエッチングに対するエッチングストッパと して機能する。

【0085】図38を参照して、次に、全面エッチバック法によって、絶縁膜15から露出している部分の絶縁膜14を除去して、第2層配線W2aの上面を露出する。次に、全面エッチバック法により、絶縁膜17から露出している部分の絶縁膜16aを除去して、絶縁膜32の上面を露出する。

【0086】次に、スパッタリング法によって、金属膜13,34を全面に形成する。次に、メッキ法によって、コンタクトホール19内、配線溝26内、及び凹部36内を完全に充填し得る膜厚で、金属膜12,33を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。以上の工程により、図30に示した構造が得られる。

【0087】このように本実施の形態5に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0088】また、金属膜30の酸化防止膜である絶縁膜32をキャパシタ誘電体膜としても兼用するため、酸化防止膜とは別にキャパシタ誘電体膜を形成する場合と比較すると、製造工程数を削減することができる。

【0089】さらに、キャパシタ誘電体膜として機能する絶縁膜32上に予め絶縁膜16aを形成しておき、図

3.7に示した工程で凹部36を形成するための異方性ドライエッチングを行う際に、絶縁膜16aをエッチングストッパとして用いる。従って、この異方性ドライエッチングのオーバーエッチによって絶縁膜32の一部が除去されることを回避できるため、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

つきの少ない高性能のキャパシタを得ることができる。 【0090】実施の形態6.図39は、本発明の実施の 形態6に係る半導体装置の構造を示す断面図である。図 30に示した上記実施の形態5に係る半導体装置と比較 すると、第3層配線W3の構造が異なっている。本実施 の形態6に係る半導体装置において、第3層配線W3 は、金属膜39,40から成る配線部と、金属膜37, 38から成るプラグ部P3とを個別に有している。金属 膜37,39の材質は銅である。金属膜38,40の材質はTaN,Ta,TiN等であり、金属膜38,40 は、銅から成る金属膜37,39のバリアメタルとして の機能を有する。本実施の形態6に係る半導体装置の構 造と同様である。

【0091】図40~44は、図39に示した本実施の形態6に係る半導体装置の製造方法を工程順に示す断面図である。まず、上記実施の形態5と同様の工程を経て、図31に示した構造を得る。図40を参照して、次に、写真製版法及び異方性ドライエッチング法によって絶縁膜14,15をパターニングすることにより、コンタクトホール41を形成することによって、第2層配線W2aの上面が露出する。

【0092】図41を参照して、次に、スパッタリング法によって、金属膜31,38を全面に形成する。次に、メッキ法によって、コンタクトホール41内及び凹部35内を完全に充填し得る膜厚で、金属膜30,37を全面に形成する。次に、CMP法によって、絶縁膜15の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。これにより、コンタクトホール41内に埋め込まれ、金属膜37,38を有するプラグ部P3と、凹部35内に埋め込まれ、金属膜30,31を有する第1電極とが形成される。

【0093】図42を参照して、次に、上記実施の形態5と同様の工程を経て、絶縁膜32,16a,17を形成する。本実施の形態6において、絶縁膜16aは、酸化防止膜としての機能をも有する絶縁膜であり、絶縁膜16aを形成することによって、プラグ部P3の上面が酸化することが防止される。但し、エッチングの選択性の観点からは、絶縁膜16aは絶縁膜32とは異なる材質から成る絶縁膜であることが必要である。

【0094】図43を参照して、次に、写真製版法及び 異方性ドライエッチング法によって絶縁膜17をパター ニングすることにより、プラグ部P3の上方に配線溝4 2を形成するとともに、第2電極の上方に凹部36を形 成する。上記実施の形態5と同様に、ここでの異方性ドライエッチングにおいて、絶縁膜16aは、異方性ドライエッチングに対するエッチングストッパとして機能する。図44を参照して、次に、全面エッチバック法によって、絶縁膜17から露出している部分の絶縁膜16aを除去して、プラグ部P3の上面及び絶縁膜32の上面を露出する。

【0095】次に、スパッタリング法によって、金属膜40,34を全面に形成する。次に、メッキ法によって、配線溝42内及び凹部36内を完全に充填し得る膜厚で、金属膜39,33を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。以上の工程により、図39に示した構造が得られる。

【0096】このように本実施の形態6に係る半導体装置及びその製造方法によれば、配線部とプラグ部とを個別に形成するシングルダマシンプロセスを用いる場合であっても、複雑な工程を追加することなく多層配線構造内にMIM型キャパシタを形成することができ、上記実施の形態5と同様の効果を得ることができる。

【0097】実施の形態7.図45は、本発明の実施の形態7に係る半導体装置の構造を示す断面図である。図30に示した上記実施の形態5に係る半導体装置と比較すると、絶縁膜16aが形成されておらず、また、キャパシタ誘電体膜として機能する絶縁膜32の構造が異なっている。本実施の形態7に係る半導体装置において、絶縁膜32は、MIM型キャパシタの第1電極上のみならず、絶縁膜15上にも形成されている。絶縁膜32は絶縁膜14とは異なる材質の絶縁膜であり、第1電極と第2電極とによって挟まれる部分の絶縁膜32が、キャパシタ誘電体膜として機能する。本実施の形態7に係る半導体装置のその他の構造は、上記実施の形態5に係る半導体装置の構造と同様である。

【0098】図46~49は、図45に示した本実施の形態7に係る半導体装置の製造方法を工程順に示す断面図である。まず、上記実施の形態5と同様の工程を経て、図33に示した構造を得る。図46を参照して、次に、CVD法によって、絶縁膜32を全面に形成する。図47を参照して、次に、CVD法によって、絶縁膜17を全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール19を形成する。図48を参照して、次に、写真製版法及び異方性ドライエッチング法によって、絶縁膜17内に配線溝26及び凹部36を形成する。図49を参照して、次に、全面エッチバック法によって、絶縁膜15から露出している部分の絶縁膜14を除去して、第2層配線W2aの上面を露出する。

【0099】次に、スパッタリング法によって、金属膜13,34を全面に形成する。次に、メッキ法によって、コンタクトホール19内、配線溝26内、及び凹部

3.6 内を完全に充填し得る膜厚で、金属膜12,33を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。以上の工程により、図45に示した構造が得られる。

【0100】このように本実施の形態7に係る半導体装置及びその製造方法によれば、上記実施の形態5と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0101】また、金属膜30の酸化防止膜である絶縁膜32をキャパシタ誘電体膜としても兼用するため、酸化防止膜とは別にキャパシタ誘電体膜を形成する場合と比較すると、製造工程数を削減することができる。

【0102】しかも、絶縁膜32をパターニングする工程(図34)や絶縁膜16aを形成する工程(図35)を実行しないため、上記実施の形態5と比較しても、製造工程数を削減することができる。但し、エッチングストッパとして機能する絶縁膜16aを絶縁膜32上に形成することにより、絶縁膜32に対するオーバーエッチ量を低減できるという上記実施の形態5の効果を得ることは可能である。

【0103】実施の形態8.図50は、本発明の実施の形態8に係る半導体装置の構造を示す断面図である。本実施の形態8に係る半導体装置において、MIM型キャパシタの第1電極の上面上には金属膜44が形成されており、金属膜44上には絶縁膜45が形成されている。第2電極は、絶縁膜45上に形成されている。金属膜44の材質はTaN, Ta, TiN等であり、金属膜44は、銅から成る金属膜30のバリアメタルとしての機能を有する。絶縁膜45は、絶縁膜32の材質であるSi3N4, SiCよりも誘電率が高い材質から成る絶縁膜である。本実施の形態8に係る半導体装置のその他の構造は、図30に示した上記実施の形態5に係る半導体装置の構造と同様である。

【0104】図51~54は、図50に示した本実施の形態8に係る半導体装置の製造方法を工程順に示す断面図である。まず、上記実施の形態5と同様の工程を経て、図33に示した構造を得る。図51を参照して、次に、スパッタリング法によって、金属膜44を全面に形成する。次に、CVD法によって、絶縁膜45を全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって金属膜44及び絶縁膜45をパターニングすることにより、MIM型キャパシタの第1電極上のみにこれらの膜を残す。

【0105】図52を参照して、次に、CVD法によって、絶縁膜16a,17をこの順に全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール19を形成する。図53を参照して、次に、写真製版法及び異方性ドライエッチング法に

よって、絶縁膜17内に配線溝26及び凹部36を形成する。この異方性ドライエッチングにおいて、絶縁膜16aはエッチングストッパとして機能する。図54を参照して、次に、全面エッチバック法によって、絶縁膜15から露出している部分の絶縁膜14を除去して、第2層配線W2aの上面を露出する。次に、全面エッチバック法により、絶縁膜17から露出している部分の絶縁膜16aを除去して、絶縁膜45の上面を露出する。

【0106】次に、スパッタリング法によって、金属膜13,34を全面に形成する。次に、メッキ法によって、コンタクトホール19内、配線溝26内、及び凹部36内を完全に充填し得る膜厚で、金属膜12,33を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。以上の工程により、図50に示した構造が得られる。

【0107】このように本実施の形態8に係る半導体装置及びその製造方法によれば、上記実施の形態5と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0108】また、図53に示した工程で凹部36を形成するための異方性ドライエッチングを行う際に、絶縁膜16aをエッチングストッパとして用いる。従って、この異方性ドライエッチングのオーバーエッチによって絶縁膜45の一部が除去されることを回避できるため、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

【0109】さらに、銅から成る金属膜30の上面上には、バリアメタルとして機能する金属膜44が形成されており、絶縁膜45は、金属膜30上に直接形成されるのではなく、金属膜44上に形成される。従って、絶縁膜45としては、 Si_3N_4 ,Si C以外の、これらの膜よりも誘電率の高い材質から成る絶縁膜を採用することができ、その結果、キャパシタ容量を増大することができる

【0110】実施の形態9.図55は、本発明の実施の 形態9に係る半導体装置の構造を示す断面図である。図 50に示した上記実施の形態8に係る半導体装置と比較 すると、第3層配線W3の構造が異なっている。本実施 の形態9に係る半導体装置において、第3層配線W3 は、金属膜39,40から成る配線部と、金属膜37, 38から成るプラグ部P3とを個別に有している。本実 施の形態9に係る半導体装置のその他の構造は、上記実 施の形態8に係る半導体装置の構造と同様である。

【0111】図56~59は、図55に示した本実施の 形態9に係る半導体装置の製造方法を工程順に示す断面 図である。まず、上記実施の形態6と同様の工程を経 て、図41に示した構造を得る。図56を参照して、次 に、スパッタリング法によって、金属膜44を全面に形 成する。次に、CVD法によって、絶縁膜45を全面に 形成する。次に、写真製版法及び異方性ドライエッチン グ法によって金属膜44及び絶縁膜45をパターニング することにより、MIM型キャパシタの第1電極上のみ にこれらの膜を残す。

【0112】図57を参照して、次に、CVD法によって、絶縁膜16aを全面に形成する。図58を参照して、次に、CVD法によって、絶縁膜17を全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって、配線溝42及び凹部36を形成する。図59を参照して、次に、全面エッチバック法によって、絶縁膜17から露出している部分の絶縁膜16aを除去して、プラグ部P3の上面及び絶縁膜45の上面を露出する。

【0113】次に、スパッタリング法によって、金属膜40,34を全面に形成する。次に、メッキ法によって、配線溝42内及び凹部36内を完全に充填し得る膜厚で、金属膜39,33を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまでこれらの金属膜を研磨し、表面を平坦化する。以上の工程により、図55に示した構造が得られる。

【0114】このように本実施の形態9に係る半導体装置及びその製造方法によれば、配線部とプラグ部とを個別に形成するシングルダマシンプロセスを用いる場合であっても、複雑な工程を追加することなく多層配線構造内にMIM型キャパシタを形成することができ、上記実施の形態8と同様の効果を得ることができる。

【0115】実施の形態10.図60は、本発明の実施の形態10に係る半導体装置の構造を示す断面図である。図60に示した半導体装置は、図50に示した半導体装置を基礎として、MIM型キャパシタの構造を改良したものである。MIM型キャパシタの第1電極として機能する金属膜30,31は、それぞれ複数(図60に示した例では4つ)に分割されている。分割された複数の金属膜31は、第2層配線W2bに共通に接続されている。図60に示した半導体装置のその他の構造は、図50に示した半導体装置の構造と同様である。

【0116】図61は、本実施の形態10に係る半導体装置の製造方法における一工程を示す断面図である。図32に示した工程において一つの凹部35を形成する代わりに、複数に分割された凹部46を形成する。これにより、分割された複数の第1電極を、各凹部46内にそれぞれ形成することができる。

【0117】なお、MIM型キャパシタの第1電極を複数に分割するという本実施の形態10に係る発明は、上記実施の形態1~9、及び後述する実施の形態11~15のいずれに対しても適用することが可能である。

【0118】このように本実施の形態10に係る半導体 装置及びその製造方法によれば、複雑な工程を追加する ことなく、ダマシンプロセスの途中で、多層配線構造内 にMIM型キャパシタを形成することができる。

【0119】また、MIM型キャパシタの第1電極が複数に分割されているため、分割された各第1電極の上面積が縮小される。従って、凹部46内を充填するように形成された金属膜30を研磨するCMP工程において、ディッシングを低減することができる。しかも、図60に示した構造では、金属膜44が形成されているため、第1電極を複数に分割しても、第1電極と第2電極との対向面積が小さくなることはなく、キャパシタ容量が低下することもない。

【0120】実施の形態11.図62は、本発明の実施の形態11に係る半導体装置の構造を示す上面図であり、図63は、本実施の形態11に係る半導体装置の他の構造を示す上面図である。また、図64は、図62、63に示した線分X1-X1に沿った位置に関する断面構造を示す断面図である。

【0121】図64を参照して、シリコン酸化膜から成る絶縁膜I2内には、デュアルダマシンプロセスによって形成された第2層配線W2が形成されている。また、絶縁膜I2の上面内には、MIM型キャパシタの第1電極として機能する金属膜50が形成されている。金属膜50の材質は銅である。絶縁膜I3は、絶縁膜14,51がこの順に第2配線層L2の上面上に積層された構造を有している。絶縁膜14の材質はSi $_3$ N $_4$, SiC等であり、絶縁膜14は、第2層配線W2及び金属膜50の酸化防止膜としての機能を有する。絶縁膜51の材質はシリコン酸化膜やSiOC等である。

【0122】絶縁膜51内には、第3層配線W3a,W 3 b が形成されている。第3層配線W3 a は、配線溝2 6及びコンタクトホール19内に形成された金属膜1 2,13を有しており、第3層配線W3bは、配線溝5 4及び深溝53内に形成された金属膜12,13を有し ている。配線溝54は、金属膜50の上方において、絶 縁膜51の上面内に形成されている。深溝53は、配線 溝54の底面から絶縁膜I2の上面内にまで延在して形 成されている。図64に示した構造において、絶縁膜Ⅰ 2の上面から深溝53の底面までの深さは、絶縁膜 I2 の上面から金属膜50の底面までの深さに等しい。絶縁 膜I2内に延在して形成されている部分の深溝53は、 絶縁膜12の一部である絶縁膜52を挟んで、金属膜5 0の側面に対向している。絶縁膜52は、絶縁膜12と 同じ材質(この例の場合はシリコン酸化膜)から成り、 MIM型キャパシタのキャパシタ誘電体膜として機能す る。また、第2配線層L2内において、深溝53内に形 成されている部分の金属膜12,13は、MIM型キャ パシタの第2電極として機能する。

【0123】金属膜12,13は、レイアウトによっては、金属膜50の互いに対向する側面のうちのいずれか一方の側面のみに形成される場合もあるが、図62に示したように金属膜50の両側面に形成されている方が、

ギャパシタの第1電極と第2電極とが互いに対向する面積を拡大できるため、キャパシタ容量を増大することができる。また、図63に示したように、金属膜50の周囲を取り囲むように金属膜12,13を形成することにより、図62に示した場合よりもキャパシタ容量をさらに増大することができる。

【0124】図65~68は、図64に示した本実施の形態11に係る半導体装置の製造方法を工程順に示す断面図である。図65を参照して、まず、デュアルダマシンプロセスによって、第2配線層L2の絶縁膜I2内に、第2層配線W2及び金属膜50を形成する。金属膜50は、絶縁膜I2の上面内に形成されている。次に、CVD法によって、30~100nm程度の膜厚の絶縁膜14を全面に形成する。次に、CVD法によって、0.7~3.0μm程度の膜厚の絶縁膜51を全面に形成する。

【0125】図66を参照して、次に、写真製版法及び 異方性ドライエッチング法によって、絶縁膜51の上面 から絶縁膜12の上面内にまで延在する深溝53を、絶 縁膜12,14,51内に部分的に形成する。深溝53 は、金属膜50の側面から絶縁膜52の幅の分だけ離れ た箇所に形成される。また、深溝53は、その底面の深 さが金属膜50の底面の深さよりも浅くならないように 形成される。

【0126】図67を参照して、次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール19を形成する。図68を参照して、次に、写真製版法及び異方性ドライエッチング法によって絶縁膜51をパターニングすることにより、コンタクトホール19に部分的に重なる配線溝26と、深溝53に部分的に重なる配線溝54とを、絶縁膜51内に形成する。次に、全面エッチバック法によって、絶縁膜51から露出している部分の絶縁膜14を除去し、第2層配線W2の上面を露出する。

【0127】次に、スパッタリング法によって、金属膜13を全面に形成する。次に、メッキ法によって、コンタクトホール19内、深溝53内、及び配線溝26,54内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜51の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図64に示した構造が得られる。

【0128】このように本実施の形態11に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0129】また、本実施の形態11に係る半導体装置 及びその製造方法によれば、第3配線層L3の配線溝2 6,54内を金属膜12,13によって埋め込む工程 (図69)において、深溝53内に金属膜12,13を併せて埋め込むことができる。即ち、MIM型キャパシタの第2電極の形成と、第3層配線W3a,W3bの形成とを、同一のCMP工程によって実現することができる。従って、第2電極の形成と第3層配線W3の形成とで別々のCMP工程が必要であった上記各実施の形態1~10と比較すると、製造工程数を削減することができる。

【0130】さらに、MIM型キャパシタの第1電極と第2電極とが同一平面内に形成されているため、第1電極と第2電極とを積層して形成する場合と比較すると、表面の平坦性に優れている。従って、多層配線構造内にMIM型キャパシタを形成した場合に、各配線層の表面に生じる段差を抑制することができる。

【0131】実施の形態12. 図69は、本発明の実施の形態12に係る半導体装置の構造を示す断面図である。図64に示した上記実施の形態11に係る半導体装置との構造上の相違点は、絶縁膜12の一部である絶縁膜52の代わりに、絶縁膜12とは別の絶縁膜55が形成されている点である。絶縁膜55の材質は、絶縁膜12の材質であるシリコン酸化膜よりも誘電率が高い材質、例えば13N₄, 12N₄, 12N₄ SiC, 12N₄ SiC, 12N₄ SiC, 12N₅ SiC, 12N₆ SiC, 12N₆ SiC, 12N₇ SiC, 12N₈ SiC, 12N₈ SiC, 12N₈ SiC, 12N₈ SiC, 12N₉ SiC,

【0132】図70~74は、図69に示した本実施の形態12に係る半導体装置の製造方法を工程順に示す断面図である。図70を参照して、まず、写真製版法及び異方性ドライエッチング法によって、絶縁膜I2の上面内に溝56を形成する。図71を参照して、次に、CVD法によって、溝56内を完全に充填し得る膜厚で、絶縁膜55を全面に形成する。次に、CMP法によって、絶縁膜I2の上面が露出するまで絶縁膜55を研磨し、表面を平坦化する。

【0133】図72を参照して、次に、デュアルダマシンプロセスによって、絶縁膜I2内に、第2層配線W2及び金属膜50を形成する。金属膜50は、互いに対向する絶縁膜55同士の間に形成される。図73を参照して、次に、CVD法によって、絶縁膜14,51をこの順に全面に形成する。次に、写真製版法及び異方性ドライエッチング法によって、深溝53を、絶縁膜I2,14,51内に部分的に形成する。深溝53は、金属膜50とは反対側の絶縁膜55の側面が露出するように形成される

【0134】図74を参照して、次に、写真製版法及び 異方性ドライエッチング法によって、コンタクトホール 19を形成する。次に、写真製版法及び異方性ドライエ ッチング法によって、配線溝26,54を形成する。次 に、全面エッチバック法によって、絶縁膜51から露出 じている部分の絶縁膜14を除去し、第2層配線W2の 上面を露出する。

【0135】次に、スパッタリング法によって、金属膜13を全面に形成する。次に、メッキ法によって、コンタクトホール19内、深溝53内、及び配線溝26,54内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜51の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図69に示した構造が得られる。

【0136】このように本実施の形態12に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0137】また、キャパシタ誘電体膜が、絶縁膜 I2よりも誘電率が高い材質から成る絶縁膜 55によって構成されているため、上記実施の形態 11に係る半導体装置と比較すると、キャパシタ容量を増大することができる。

【0138】図75は、本実施の形態12の変形例に係 る半導体装置の構造を示す断面図である。第2配線層L 2内には第2層配線W2a, W2bが形成されている。 第3配線層L3の上面内には、第3層配線W3と、MI M型キャパシタの第1電極として機能する金属膜56と が形成されている。金属膜56の側面には絶縁膜57が 形成されている。絶縁膜57の材質はSi3N4、Si C, Ta₂O₃等であり、絶縁膜57は、MIM型キャパ シタのキャパシタ誘電体膜として機能する。深溝58 は、絶縁膜 I 3の上面から第2層配線W2bの上面にま で延在して形成されている。深溝58の内部は金属膜1 2, 13によって充填されている。絶縁膜57を挟んで 金属膜56に対向する部分の金属膜12,13は、MI M型キャパシタの第2電極として機能する。図75に示 した半導体装置は、図70~74に示した工程に基づい て、通常のデュアルダマシンプロセスによって製造する ことができる。図75に示した本実施の形態12の変形 例に係る半導体装置及びその製造方法によっても、上記 実施の形態12に係る効果と同様の効果を得ることがで きる。

【0139】実施の形態13.本実施の形態13においては、MIM型キャパシタの第1電極の側面に形成されるキャパシタ誘電体膜(図69に示した絶縁膜55)の他の形成方法について説明する。図76は、本発明の実施の形態13に係る半導体装置の構造の一部を抜き出して示す断面図である。図69に示した絶縁膜55の代わりに、絶縁膜60が形成されている。絶縁膜60は、絶縁膜55と同様に、シリコン酸化膜よりも誘電率が高い材質から成る絶縁膜であり、MIM型キャパシタのキャパシタ誘電体膜として機能する。本実施の形態13に係

る半導体装置のその他の構造は、図69に示した上記実施の形態12に係る半導体装置の構造と同様である。

【0140】図77~80は、図76に示した構造の形成方法を工程順に示す断面図である。図77を参照して、まず、写真製版法及び異方性ドライエッチング法によって、絶縁膜I2の上面内に凹部61を形成する。図78を参照して、次に、CVD法によって、絶縁膜62を全面に形成する。具体的に、絶縁膜62は、絶縁膜I2の上面上と、凹部61の側面及び底面上とに形成される。絶縁膜62は、図76に示した絶縁膜60と同じ材質から成る絶縁膜である。

【0141】図79を参照して、次に、深さ方向にエッチングレートの高い異方性ドライエッチング法によって、絶縁膜62を全面エッチバックする。これにより、凹部61の側面に残る絶縁膜62として、絶縁膜60が形成される。図80を参照して、次に、写真製版法及び異方性ドライエッチング法によって、プラグ部P2に対応するコンタクトホール63を形成する。次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール63に部分的に重なる配線溝64を形成する。

【0142】次に、コンタクトホール63内、配線溝64内、及び凹部61内を完全に充填し得る膜厚で金属膜50を全面に形成する。ここで、金属膜50を形成する前にバリアメタルを全面に形成してもよい。次に、CMP法によって、絶縁膜I2の上面が露出するまで金属膜50を研磨し、表面を平坦化する。以上の工程により、図76に示した構造が得られる。

【0143】このように本実施の形態13に係る半導体装置及びその製造方法によれば、絶縁膜12よりも誘電率が高い材質から成る絶縁膜60によってキャパシタ誘電体膜を形成することができるため、上記実施の形態12に係る半導体装置と同様に、上記実施の形態11に係る半導体装置よりもキャパシタ容量を増大できるという効果が得られる。

【0144】実施の形態14. 図81は、本発明の実施 の形態14に係る半導体装置の構造を示す断面図であ る。深溝70は、配線溝54の底面から絶縁膜12の上 面内にまで延在して形成されている。絶縁膜 I 2 内にお いて、深溝70は、金属膜50の側面に接して形成され ている。絶縁膜51内に形成されている部分の深溝70 の孔径は、絶縁膜Ⅰ2内に形成されている部分の孔径よ りも大きい。深溝70の側面には、絶縁膜71が形成さ れている。絶縁膜71の材質は、絶縁膜12の材質であ るシリコン酸化膜よりも誘電率が高い材質、例えばSi ₃N₄, SiC, Ta₂O₃等である。金属膜50の側面に 接触する部分の絶縁膜71は、MIM型キャパシタのキ ャパシタ誘電体膜として機能する。また、第2配線層L 2内において、深溝70内に形成されている部分の金属 膜12,13は、MIM型キャパシタの第2電極として 機能する。本実施の形態14に係る半導体装置のその他

の構造は、上記実施の形態11に係る半導体装置の構造 と同様である。

【0145】図82~85は、図81に示した本実施の形態14に係る半導体装置の製造方法を工程順に示す断面図である。まず、上記実施の形態11と同様の工程を経て、図65に示した構造を得る。図82を参照して、次に、写真製版法及び異方性ドライエッチング法によって、絶縁膜51,14,12内に深溝70を形成する。ここでの異方性ドライエッチングは、金属膜50に対して高い選択性を有する条件下で実行する。これにより、金属膜50の側面に接する深溝70を、絶縁膜12内に自己整合的に形成することができる。

【0146】図83を参照して、次に、CVD法によって、絶縁膜71を全面に形成する。図84を参照して、次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール19を形成する。図85を参照して、次に、写真製版法及び異方性ドライエッチング法によって、配線溝26,54を形成する。次に、全面エッチバック法によって、絶縁膜51から露出している部分の絶縁膜14を除去し、第2層配線W2の上面を露出する。

【0147】次に、スパッタリング法によって、金属膜13を全面に形成する。次に、メッキ法によって、コンタクトホール19内、深溝70内、及び配線溝26,54内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜51の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図81に示した構造が得られる。

【0148】このように本実施の形態14に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、デュアルダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0149】また、キャパシタ誘電体膜が、絶縁膜I2よりも誘電率が高い材質から成る絶縁膜71によって構成されているため、上記実施の形態11に係る半導体装置と比較すると、キャパシタ容量を増大することができる。

【0150】さらに、図86に示すように、深溝70を形成するための写真製版工程においてフォトマスクの位置ずれが生じる等して、深溝70の形成箇所がずれた場合であっても、キャパシタの両電極間の距離は変わらない(絶縁膜71の膜厚に等しい距離に保たれる)ので、キャパシタ容量が変動することを回避することができる。

【0151】実施の形態15. 図87は、本発明の実施の形態15に係る半導体装置の構造を示す断面図である。シリコン酸化膜から成る絶縁膜I2内には、デュアルダマシンプロセスによって形成された第2層配線W2

a, W2bが形成されている。第2層配線W2a, W2bの材質は銅である。絶縁膜I3は、絶縁膜 $14\sim17$ がこの順に第2配線層L2の上面上に積層された構造を有している。絶縁膜14, 16の材質は Si_3N_4 , Si C等であり、絶縁膜14は、第2層配線W2a, W2bの酸化防止膜としての機能を有し、絶縁膜16は、金属膜82, 83, 86の酸化防止膜としての機能を有する。

【0152】絶縁膜14,15内には、第2配線層L2の上面によって規定される底面を有する凹部81が形成されている。凹部81の側面及び底面上には金属膜83が形成されている。金属膜83の材質は銅であり、金属膜83は、MIM型キャパシタの第1電極として機能する。金属膜83上には絶縁膜84が形成されている。絶縁膜84の材質は Si_3N_4 ,SiC, Ta_2O_3 等であり、絶縁膜84は、MIM型キャパシタのキャパシタ誘電体膜として機能する。絶縁膜84上には金属膜85が形成されており、金属膜85上には金属膜86が形成されており、金属膜85の材質はTaN,Ta,TiN等であり、金属膜85は、金属膜86のバリアメタルとして機能する。金属膜86の材質は銅である。金属膜85,86は、MIM型キャパシタの第2電極として機能する。

【0153】絶縁膜16,17内には第3層配線W3が形成されている。また、絶縁膜14,15内には、第3層配線W3と第2層配線W2aとを互いに接続するためのコンタクトホール80が形成されている。コンタクトホール80の内部は金属膜82によって充填されている。金属膜82の材質は銅である。図87において、コンタクトホール80の孔径は、第2層配線W2a,W2bの各プラグ部P2の孔径よりも小さい。

【0154】図88~93は、図87に示した本実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。図88を参照して、まず、デュアルダマシンプロセスによって、第2配線層L2の絶縁膜I2内に、第2層配線W2a,W2bを形成する。次に、CVD法によって、絶縁膜14,15をこの順に全面に形成する。図89を参照して、次に、写真製版法及び異方性ドライエッチング法によって、コンタクトホール80及び凹部81を、絶縁膜14,15内に形成する。コンタクトホール80の形成によって、第2層配線W2aの上面の一部が露出し、凹部81の形成によって、第2層配線W2bの上面が露出する。

【0155】図90を参照して、次に、メッキ法によって、コンタクトホール80内を完全に充填し得る膜厚で、金属膜87を全面に形成する。但し、CVD法によってW、Pt、Ru等の金属膜を形成してもよく、スパッタリング法によってAl等の金属膜を形成してもよい。図91を参照して、次に、CVD法によって、絶縁膜84を全面に形成する。次に、スパッタリング法によ

って、金属膜85を全面に形成する。次に、メッキ法によって、凹部81内を完全に充填し得る膜厚で、金属膜86を全面に形成する。図92を参照して、次に、CMP法によって、絶縁膜15の上面が露出するまで金属膜85~87及び絶縁膜84を研磨し、表面を平坦化する。図93を参照して、次に、CVD法によって、絶縁膜16,17をこの順に全面に形成する。

【0156】次に、写真製版法及び異方性ドライエッチング法によって、絶縁膜16,17内に配線溝26を形成する。次に、スパッタリング法によって、金属膜13を全面に形成する。次に、メッキ法によって、配線溝26内を完全に充填し得る膜厚で、金属膜12を全面に形成する。次に、CMP法によって、絶縁膜17の上面が露出するまで金属膜12,13を研磨し、表面を平坦化する。以上の工程により、図87に示した構造が得られる。

【0157】このように本実施の形態15に係る半導体装置及びその製造方法によれば、上記実施の形態1と同様に、複雑な工程を追加することなく、ダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0158】また、MIM型キャパシタの第1電極として機能する金属膜83は、凹部81の底面上のみならず側面にも形成されている。そのため、例えば上記実施の形態1に係る半導体装置と比較すると、第1電極と第2電極とが互いに対向する面積を拡大することができ、キャパシタ容量を増大することができる。

【0159】さらに、コンタクトホール80内を金属膜82によって充填する工程と、凹部81内に金属膜83を形成する工程とが、同一の工程によって実行されるため、これらの工程を別工程で実行する場合と比較すると、製造工程数を削減することができる。

[0160]

【発明の効果】この発明のうち請求項1に係るものによれば、第1電極は、凹部の底面上のみならず側面にも形成されている。そのため、第1電極と第2電極とが互いに対向する面積を拡大することができ、キャパシタ容量を増大することができる。

【0161】また、この発明のうち請求項2に係るものによれば、第1電極と第2電極とが互いに対向する面積をさらに拡大でき、キャパシタ容量をさらに増大することができる。

【0162】また、この発明のうち請求項3に係るものによれば、第1電極と第2電極との間にリークが発生することを抑制できる。

【0163】また、この発明のうち請求項4に係るものによれば、キャパシタの誘電体膜に高誘電率の膜を採用することにより、キャパシタ容量を増大することができる。

【0164】また、この発明のうち請求項5に係るもの

によれば、キャパシタの誘電体膜が第1の金属膜の酸化 防止膜を兼用するため、これらの膜を個別に形成する場 合と比較すると、製造工程数を削減することができる。

【0165】また、この発明のうち請求項6に係るものによれば、第1電極と第2電極とが同一平面内に形成されているため、第1電極と第2電極とを積層して形成する場合と比較すると、表面の平坦性に優れている。従って、多層配線構造内にMIM型キャパシタを形成した場合に、各配線層の表面に生じる段差を抑制することができる。

【0166】また、この発明のうち請求項7に係るものによれば、第2の金属膜は、第1の金属膜の互いに対向する側面にそれぞれ形成されているため、第1電極と第2電極とが互いに対向する面積を拡大でき、キャパシタ容量を増大することができる。

【0167】また、この発明のうち請求項8に係るものによれば、第1電極と第2電極との間にリークが発生することを抑制できる。

【0168】また、この発明のうち請求項9に係るものによれば、キャパシタの誘電体膜に高誘電率の膜を採用することにより、絶縁層の一部によって誘電体膜を構成する場合と比較すると、キャパシタ容量を増大することができる。

【0169】また、この発明のうち請求項10に係るものによれば、第2の金属膜は、第1の金属膜の周囲を取り囲んで形成されているため、第1電極と第2電極とが互いに対向する面積をさらに拡大でき、キャパシタ容量をさらに増大することができる。

【0170】また、この発明のうち請求項11に係るものによれば、第1電極と第2電極との間にリークが発生することを抑制できる。

【0171】また、この発明のうち請求項12に係るものによれば、誘電体膜は、第1の金属膜上に直接形成されるのではなく、第2の金属膜上に形成される。従って、誘電体膜として、第1の金属膜の酸化防止膜以外の膜を採用することができる。

【0172】しかも、第1の金属膜が複数に分割されているため、分割された各第1の金属膜の上面積が縮小される。従って、CMP工程において、ディッシングを低減することができる。

【0173】また、この発明のうち請求項13に係るものによれば、第2の金属膜がバリア膜として機能するため、誘電体膜として、第1の金属膜の酸化防止膜よりも誘電率の高い材質から成る絶縁膜を採用することができる。その結果、キャパシタ容量を増大することができる。

【0174】また、この発明のうち請求項14に係るものによれば、キャパシタの誘電体膜に高誘電率の膜を採用することにより、キャパシタ容量を増大することができる。

【0175】また、この発明のうち請求項15に係るものによれば、キャパシタの誘電体膜が第1の金属膜の酸化防止膜を兼用するため、これらの膜を個別に形成する場合と比較すると、製造工程数を削減することができる。

【0176】また、この発明のうち請求項16に係るものによれば、複雑な工程を追加することなく、ダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0177】また、この発明のうち請求項17に係るものによれば、複雑な工程を追加することなく、ダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0178】しかも、キャパシタ誘電体膜の膜厚が工程(c)における成膜膜厚に完全に等しくなるため、キャパシタ誘電体膜の膜厚の変動を抑制でき、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

【0179】また、この発明のうち請求項18に係るものによれば、複雑な工程を追加することなく、ダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0180】しかも、第1の金属膜が、凹部の底面上のみならず側面にも形成されるため、第1電極と第2電極とが互いに対向する面積を拡大することができ、キャパシタ容量を増大することができる。

【0181】また、この発明のうち請求項19に係るものによれば、第1電極と第2電極とが互いに対向する面積をさらに拡大でき、キャパシタ容量をさらに増大することができる。

【0182】また、この発明のうち請求項20に係るものによれば、第1の金属電極の酸化防止膜と、キャパシタの誘電体膜とを兼用するため、これらの膜を個別に形成する場合と比較すると、製造工程数を削減することができる。

【0183】しかも、工程(c-2)で凹部を形成するためのエッチングを行う際に、所定の膜をエッチングストッパとして用いる。従って、工程(c-2)におけるエッチングのオーバーエッチによって誘電体膜の一部が除去されることを回避できるため、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

【0184】また、この発明のうち請求項21に係るものによれば、第1の金属電極が複数に分割されて形成されるため、分割された各第1の金属電極の上面積が縮小される。従って、工程 (a-3) でCMPを実行する際に、ディッシングを低減することができる。

【0185】また、この発明のうち請求項22に係るものによれば、誘電体膜は、第1の金属電極上に直接形成されるのではなく、拡散バリア膜上に形成される。従っ

て、誘電体膜として、第1の金属電極の酸化防止膜以外 の膜を採用することができる。例えば、酸化防止膜より も誘電率の高い材質から成る絶縁膜を採用することによ り、キャパシタ容量を増大することができる。

【0186】しかも、第1の金属電極が複数に分割されて形成されるため、分割された各第1の金属電極の上面積が縮小される。従って、工程 (a-3) でCMPを実行する際に、ディッシングを低減することができる。

【0187】また、この発明のうち請求項23に係るものによれば、工程(d-2)で凹部を形成するためのエッチングを行う際に、所定の膜をエッチングストッパとして用いる。従って、工程(d-2)におけるエッチングのオーバーエッチによって誘電体膜の一部が除去されることを回避できるため、キャパシタ容量のばらつきの少ない高性能のキャパシタを得ることができる。

【0188】また、この発明のうち請求項24に係るものによれば、複雑な工程を追加することなく、ダマシンプロセスの途中で、多層配線構造内にMIM型キャパシタを形成することができる。

【0189】しかも、第1電極と第2電極とが同一平面内に形成されているため、第1電極と第2電極とを積層して形成する場合と比較すると、表面の平坦性に優れている。従って、多層配線構造内にMIM型キャパシタを形成した場合に、各配線層の表面に生じる段差を抑制することができる。

【0190】また、この発明のうち請求項25に係るものによれば、第2の配線層の配線溝内を金属膜で充填する工程において、延在部内を金属膜で併せて充填することができる。即ち、MIM型キャパシタの第2の金属電極の形成と、第2の配線層における配線の形成とを、同一の工程によって実現することができる。従って、これらの工程を別々に実行する場合と比較すると、製造工程数を削減することができる。

【0191】また、この発明のうち請求項26に係るものによれば、第1の絶縁層とは異なる材質で誘電体膜を形成することができるため、第1の絶縁層よりも誘電率が高い材質によって誘電体膜を形成することにより、キャパシタ容量を増大することができる。

【0192】また、この発明のうち請求項27に係るものによれば、第1の絶縁層とは異なる材質で誘電体膜を形成することができるため、第1の絶縁層よりも誘電率が高い材質によって誘電体膜を形成することにより、キャパシタ容量を増大することができる。

【0193】また、この発明のうち請求項28に係るものによれば、第1の絶縁層とは異なる材質で誘電体膜を形成することができるため、第1の絶縁層よりも誘電率が高い材質によって誘電体膜を形成することにより、キャパシタ容量を増大することができる。

【0194】また、この発明のうち請求項29に係るものによれば、キャパシタ容量を増大することができる。

【0195】また、この発明のうち請求項30に係るものによれば、第2の金属電極は、第1の金属電極の対向する側面にそれぞれ形成されるため、第1の金属電極と第2の金属電極とが互いに対向する面積を拡大でき、キャパシタ容量を増大することができる。

【0196】また、この発明のうち請求項31に係るものによれば、第2の金属電極は、第1の金属電極の周囲を取り囲んで形成されるため、第1の金属電極と第2の金属電極とが互いに対向する面積をさらに拡大でき、キャパシタ容量をさらに増大することができる。

【図面の簡単な説明】

- 【図1】 BEOL工程で形成されたMIM型キャパシタを備える半導体装置の構造を示す断面図である。
- 【図2】 本発明の実施の形態1に係る半導体装置の構造を示す断面図である。
- 【図3】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図4】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図5】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図6】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図7】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図8】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図9】 本発明の実施の形態1に係る半導体装置の製造方法を工程順に示す断面図である。
- 【図10】 本発明の実施の形態1に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図11】 本発明の実施の形態1に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図12】 本発明の実施の形態2に係る半導体装置の 構造を示す断面図である。
- 【図13】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図14】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図15】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図16】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図17】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図18】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図19】 本発明の実施の形態2に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図20】 本発明の実施の形態2に係る半導体装置の

- 製造方法を工程順に示す断面図である。
- 【図21】 本発明の実施の形態3に係る半導体装置の 構造を示す断面図である。
- 【図22】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図23】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図24】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図25】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図26】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図27】 本発明の実施の形態3に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図28】 本発明の実施の形態4に係る半導体装置の 構造を示す断面図である。
- 【図29】 本発明の実施の形態4に係る半導体装置の 製造方法における一工程を示す断面図である。
- 【図30】 本発明の実施の形態5に係る半導体装置の 構造を示す断面図である。
- 【図31】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図32】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図33】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図34】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図35】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図36】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図37】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図38】 本発明の実施の形態5に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図39】 本発明の実施の形態6に係る半導体装置の 構造を示す断面図である。
- 【図40】 本発明の実施の形態6に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図41】 本発明の実施の形態6に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図42】 本発明の実施の形態6に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図43】 本発明の実施の形態6に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図44】 本発明の実施の形態6に係る半導体装置の 製造方法を工程順に示す断面図である。
- 【図45】 本発明の実施の形態7に係る半導体装置の

構造を示す断面図である。

【図46】 本発明の実施の形態7に係る半導体装置の 製造方法を工程順に示す断面図である。

【図47】 本発明の実施の形態7に係る半導体装置の 製造方法を工程順に示す断面図である。

【図48】 本発明の実施の形態7に係る半導体装置の 製造方法を工程順に示す断面図である。

【図49】 本発明の実施の形態7に係る半導体装置の 製造方法を工程順に示す断面図である。

【図50】 本発明の実施の形態8に係る半導体装置の構造を示す断面図である。

【図51】 本発明の実施の形態8に係る半導体装置の 製造方法を工程順に示す断面図である。

【図52】 本発明の実施の形態8に係る半導体装置の 製造方法を工程順に示す断面図である。

【図53】 本発明の実施の形態8に係る半導体装置の 製造方法を工程順に示す断面図である。

【図54】 本発明の実施の形態8に係る半導体装置の 製造方法を工程順に示す断面図である。

【図55】 本発明の実施の形態9に係る半導体装置の 構造を示す断面図である。

【図56】 本発明の実施の形態9に係る半導体装置の 製造方法を工程順に示す断面図である。

【図57】 本発明の実施の形態9に係る半導体装置の 製造方法を工程順に示す断面図である。

【図58】 本発明の実施の形態9に係る半導体装置の 製造方法を工程順に示す断面図である。

【図59】 本発明の実施の形態9に係る半導体装置の 製造方法を工程順に示す断面図である。

【図60】 本発明の実施の形態10に係る半導体装置の構造を示す断面図である。

【図61】 本発明の実施の形態10に係る半導体装置の製造方法における一工程を示す断面図である。

【図62】 本発明の実施の形態11に係る半導体装置の構造を示す上面図である。

【図63】 本発明の実施の形態11に係る半導体装置の他の構造を示す上面図である。

【図64】 図62,63に示した線分X1-X1に沿った位置に関する断面構造を示す断面図である。

【図65】 本発明の実施の形態11に係る半導体装置の製造方法を工程順に示す断面図である。

【図66】 本発明の実施の形態11に係る半導体装置の製造方法を工程順に示す断面図である。

【図67】 本発明の実施の形態11に係る半導体装置の製造方法を工程順に示す断面図である。

【図68】 本発明の実施の形態11に係る半導体装置の製造方法を工程順に示す断面図である。

【図69】 本発明の実施の形態12に係る半導体装置の構造を示す断面図である。

【図70】 本発明の実施の形態12に係る半導体装置

の製造方法を工程順に示す断面図である。

【図71】 本発明の実施の形態12に係る半導体装置の製造方法を工程順に示す断面図である。

【図72】 本発明の実施の形態12に係る半導体装置の製造方法を工程順に示す断面図である。

【図73】 本発明の実施の形態12に係る半導体装置の製造方法を工程順に示す断面図である。

【図74】 本発明の実施の形態12に係る半導体装置の製造方法を工程順に示す断面図である。

【図75】 本発明の実施の形態12の変形例に係る半 導体装置の構造を示す断面図である。

【図76】 本発明の実施の形態13に係る半導体装置の構造の一部を抜き出して示す断面図である。

【図77】 図76に示した構造の形成方法を工程順に示す断面図である。

【図78】 図76に示した構造の形成方法を工程順に示す断面図である。

【図79】 図76に示した構造の形成方法を工程順に 示す断面図である。

【図80】 図76に示した構造の形成方法を工程順に示す断面図である。

【図81】 本発明の実施の形態14に係る半導体装置の構造を示す断面図である。

【図82】 本発明の実施の形態14に係る半導体装置の製造方法を工程順に示す断面図である。

【図83】 本発明の実施の形態14に係る半導体装置の製造方法を工程順に示す断面図である。

【図84】 本発明の実施の形態14に係る半導体装置の製造方法を工程順に示す断面図である。

【図85】 本発明の実施の形態14に係る半導体装置の製造方法を工程順に示す断面図である。

【図86】 本発明の実施の形態14に係る半導体装置の製造方法の一工程を示す断面図である。

【図87】 本発明の実施の形態15に係る半導体装置の構造を示す断面図である。

【図88】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。

【図89】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。

【図90】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。

【図91】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。

【図92】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。


【図93】 本発明の実施の形態15に係る半導体装置の製造方法を工程順に示す断面図である。

【図94】 キャパシタを備える従来の半導体装置の構造を示す断面図である。


【符号の説明】

9~13, 21~23, 25, 30, 31, 33, 3 4, 37~40, 44, 50, 82, 83, 85~87 金属膜、14~17, 16a, 32, 45, 51, 5 2, 55, 57, 60, 62, 71, 84, I2, I3 絶縁膜、W2, W2a, W2b 第2層配線、W3、 W3a, W3b 第3層配線、18, 24, 27, 2 8, 35, 36, 46, 61, 81 凹部、19, 4 1, 63, 80コンタクトホール、20, 26, 42, 54, 64 配線溝、53, 58, 70 深溝、56 溝。


【図1】




【図2】





【図3】




【図4】












【図10】




[図11]




【図12】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




[図21]




【図22】




【図23】




[図24]




【図25】




【図26】




【図27】




【図28】




【図29】




[図30]




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




[図38]




[図39]




【図40】




【図41】




【図42】




【図43】




[図44]




【図45】




【図62】




【図46】




【図63】




【図47】




【図48】



【図49】



【図50】



[図 5 1]


30 31 44 45


W2 0

L2


W2 0

REPART OF THE PROPERTY OF THE PROPERTY







【図54】




【図55】




【図56】




【図57】




【図58】




【図59】




【図60】




【図61】



【図64】




【図71】




【図72】


【図65】




【図66】




【図67】




【図76】




【図77】




[図68]




【図69】




【図73】




[図74]




【図75】




【図78】




【図80】




[図81]




[図82]




【図83】




【図84】




【図85】




【図86】




【図87】




【図88】




【図89】




【図90】




【図91】




【図92】



【図93】



【図94】



フロントページの続き

(72)発明者 松本 雅弘

東京都千代田区丸の内二丁目 2番 3 号 三 菱電機株式会社内 Fターム(参考) 5F033 HH11 HH21 HH32 HH33 JJ01

JJ11 JJ21 JJ32 JJ33 KK08

KK11 KK19 KK21 KK32 KK33

MM02 MM12 MM13 NN06 NN07

PP15 PP26 QQ09 QQ16 QQ25

QQ31 QQ48 RR01 RR03 RR04

RR06 SS11 TT02 VV10 XX33

5F038 AC05 AC15 AV06 CD09 CD18

CD20 EZ15 EZ20